特許
J-GLOBAL ID:200903047236029800
半導体装置
発明者:
,
出願人/特許権者:
代理人 (1件):
京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-178664
公開番号(公開出願番号):特開2001-358302
出願日: 2000年06月14日
公開日(公表日): 2001年12月26日
要約:
【要約】【課題】耐ボンディング性にすぐれたパッド構造と保護素子の素子面積の削減された配置構造を提供する。【解決手段】P型導体基板のP型ウェル領域上に形成された上層金属配線2と下層金属配線1からなる正八角形のパッドの下層金属配線1の各辺周縁部領域下にパンチスルー素子6とBVDSトランジス5の保護素子を交互に配置するとともに、下層金属配線1の周りにリング状の下層金属配線放電線を設け、保護素子の二つのN型拡散層9をそれぞれコンタクト(8a,8bおよび8d,8c)を介してそれぞれ下層金属配線1および下層金属配線放電線3に接続した。この配置構造により、保護素子配置による素子面積増加抑制と、パッドに印加された異常電圧をパッドのすべての方向に対して同様の耐圧を持たせ、異常電圧の影響をパッド内で吸収でき、内部回路への影響を極力抑えることができる。
請求項(抜粋):
第1導電型の半導体基板の第1導電型または第2導電型のウェル領域上に形成された金属配線パッド下に複数の保護素子を備え、前記金属配線パッドが2層以上から構成され、前記金属配線パッドの最下層金属配線パッドと同一層に前記最下層金属配線パッドを所定の間隙で囲むリング状の放電線が形成され、前記金属配線パッドの縁部領域下に前記保護素子が配置されていることを特徴とする半導体装置。
IPC (2件):
FI (2件):
H01L 27/04 H
, H01L 27/04 E
Fターム (13件):
5F038BE07
, 5F038BH04
, 5F038BH05
, 5F038BH06
, 5F038BH07
, 5F038BH15
, 5F038CA02
, 5F038CA05
, 5F038CA06
, 5F038CA10
, 5F038CA16
, 5F038CD18
, 5F038EZ20
引用特許:
審査官引用 (5件)
-
特開昭61-295651
-
半導体入力保護装置
公報種別:公開公報
出願番号:特願平4-013572
出願人:日本電気株式会社
-
化合物半導体集積回路
公報種別:公開公報
出願番号:特願平4-132179
出願人:松下電器産業株式会社
全件表示
前のページに戻る