半導体記憶装置

発明者：
出願人/特許権者：
代理人 (8件)：鈴江武彦 , 河野哲 , 中村誠 , 蔵田昌俊 , 峰隆司 , 福原淑弘 , 村松貞男 , 橋本良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2006-272056
公開番号（公開出願番号）：特開2008-091703
出願日： 2006年10月03日
公開日（公表日）： 2008年04月17日
要約：

【課題】より微細化が可能な半導体記憶装置を提供する。【解決手段】半導体記憶装置は、第1の方向に延在するビット線と、第1の方向に延在するソース線と、半導体基板21に設けられ、かつ第1の方向に延在する活性領域AAと、活性領域AAに設けられ、かつソース領域25を共有する第1および第2の選択トランジスタ12と、一端が第1の選択トランジスタ12のドレイン領域26に電気的に接続され、他端がビット線に電気的に接続された第1の記憶素子11と、一端が第2の選択トランジスタ12のドレイン領域26に電気的に接続され、他端がビット線に電気的に接続された第2の記憶素子11とを含む。ソース線は、ビット線に隣接する第1および第2の配線部分41、42と、第1の配線部分41と第2の配線部分42とを接続し、かつソース領域に電気的に接続された第3の配線部分43とを含む。【選択図】図1

請求項（抜粋）：

半導体基板と、前記半導体基板の上方に設けられ、かつ第1の方向に延在するビット線と、前記半導体基板の上方に設けられ、かつ前記第1の方向に延在するソース線と、前記半導体基板に設けられ、かつ前記第1の方向に延在する活性領域と、前記活性領域に設けられ、かつソース領域を共有する第1および第2の選択トランジスタと、一端が前記第1の選択トランジスタのドレイン領域に電気的に接続され、他端が前記ビット線に電気的に接続された第1の記憶素子と、一端が前記第2の選択トランジスタのドレイン領域に電気的に接続され、他端が前記ビット線に電気的に接続された第2の記憶素子とを具備し、前記ソース線は、前記ビット線に対して前記第1の方向に直交する第2の方向に隣接する第1および第2の配線部分と、前記第1の配線部分と前記第2の配線部分とを接続し、かつ前記ソース領域に電気的に接続された第3の配線部分とを含むことを特徴とする半導体記憶装置。

IPC (5件)：

H01L 21/824 , H01L 27/105 , H01L 43/08 , H01L 45/00 , G11C 11/15

FI (5件)：

H01L27/10 447 , H01L27/10 448 , H01L43/08 Z , H01L45/00 A , G11C11/15 100

Fターム (43件)：

4M119AA11 , 4M119BB01 , 4M119CC05 , 4M119DD06 , 4M119DD26 , 4M119DD33 , 4M119DD45 , 4M119EE22 , 4M119EE27 , 4M119FF05 , 4M119FF13 , 4M119FF16 , 4M119FF17 , 4M119GG01 , 4M119GG07 , 5F083FZ10 , 5F083GA09 , 5F083JA21 , 5F083JA60 , 5F083KA01 , 5F083KA05 , 5F083KA11 , 5F083LA12 , 5F083LA16 , 5F083LA20 , 5F083MA06 , 5F083MA16 , 5F083MA19 , 5F083NA01 , 5F092AB08 , 5F092AC08 , 5F092AC12 , 5F092AD03 , 5F092AD25 , 5F092BB17 , 5F092BB18 , 5F092BB22 , 5F092BB31 , 5F092BB35 , 5F092BB36 , 5F092BB42 , 5F092BB55 , 5F092BC04

引用特許：

出願人引用 (1件)

マグネチックラム
公報種別：公開公報出願番号：特願2004-193995 出願人：株式会社ハイニックスセミコンダクター

審査官引用 (6件)

記憶装置
公報種別：公開公報出願番号：特願2003-081724 出願人：株式会社日立製作所
マグネチックラム
公報種別：公開公報出願番号：特願2004-193995 出願人：株式会社ハイニックスセミコンダクター
特開平2-226763

全件表示

前のページに戻る