特許
J-GLOBAL ID：200903068510175548

磁気メモリ素子

発明者：
伊藤 顕知

伊藤 顕知 について

, 
高橋 宏昌

高橋 宏昌 について

, 
河原 尊之

河原 尊之 について

, 
竹村 理一郎

竹村 理一郎 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (2件)： 浅村 皓 ,  浅村 肇
公報種別：公開公報
出願番号（国際出願番号）：特願2007-090533
公開番号（公開出願番号）：特開2007-300079
出願日： 2007年03月30日
公開日（公表日）： 2007年11月15日
要約：
【課題】 磁気ランダム・アクセス・メモリ(MRAM)の磁気メモリ素子の消費電力を小さくする方法を提供する。【解決手段】 磁気メモリ素子は、強磁性自由層を有する磁気トンネル接合(MTJ)を備え、第1の比較的高い抵抗状態と第2の比較的低い抵抗状態を示す。磁気メモリ素子に書き込むには、MTJ(37)の中に電流IMTJパルス(125)を流す。第1の継続時間中は、電流はDCしきい値電流に等しい。これは、第1の比較的高い抵抗状態と第2の比較的低い抵抗状態の間の多層構造を切り換えるのに必要な電流である。これにより、自由層内にC字状の領域構造を誘導する。第2の継続時間中は、電流IMTJをDCしきい値電流より大きくしてMTJの状態を切り換える。切換えを起こすのに必要な電流は、均一な電流パルス(127)を用いる従来の必要な電流より小さい。【選択図】図8
請求項（抜粋）：
磁気メモリ素子に書き込む方法であって、前記磁気メモリ素子は、第1(31;201)および第2(49,217)のリードと、磁気抵抗多層構造(37;207;247;255)であって、前記リードの間に配置され、第1の比較的高い抵抗状態および第2の比較的低い抵抗状態を示し、所定の継続時間および大きさのパルスに応じて前記第1の状態から第2の状態に切り換えることが可能であり、前記パルスの大きさは前記多層構造を切り換えるのに必要な最小電流の大きさでありかつパルスの継続時間に依存するしきい値電流の大きさである、磁気抵抗多層構造とを備え、前記方法は、 前記しきい値電流の大きさより小さな第1の大きさの電流を前記多層構造の中に流し、 前記多層構造の中を流れる電流を増やすことにより、前記しきい値電流の大きさより小さな第2の一層高い大きさの電流を流す、 ことを含む、磁気メモリ素子に書き込む方法。
IPC (4件)：
H01L 21/824 ,  H01L 27/105 ,  H01L 43/08 ,  G11C 11/15
FI (3件)：
H01L27/10 447 ,  H01L43/08 Z ,  G11C11/15 140
Fターム (44件)：
4M119AA01 ,  4M119BB01 ,  4M119BB03 ,  4M119CC05 ,  4M119DD06 ,  4M119DD09 ,  4M119DD25 ,  4M119DD33 ,  4M119DD45 ,  4M119EE22 ,  4M119EE27 ,  4M119FF05 ,  4M119FF06 ,  4M119FF15 ,  4M119FF16 ,  4M119GG02 ,  4M119GG07 ,  4M119HH02 ,  4M119HH05 ,  4M119JJ03 ,  5F092AA01 ,  5F092AB08 ,  5F092AC08 ,  5F092AC12 ,  5F092AD25 ,  5F092AD28 ,  5F092BB04 ,  5F092BB09 ,  5F092BB10 ,  5F092BB17 ,  5F092BB22 ,  5F092BB23 ,  5F092BB33 ,  5F092BB35 ,  5F092BB36 ,  5F092BB37 ,  5F092BB43 ,  5F092BB53 ,  5F092BB55 ,  5F092BC04 ,  5F092BC07 ,  5F092BC18 ,  5F092BC22 ,  5F092BC42
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM