特許
J-GLOBAL ID:200903047643459444

電界効果型トランジスタ

発明者:
出願人/特許権者:
代理人 (5件): 曾我 道照 ,  曾我 道治 ,  古川 秀利 ,  鈴木 憲七 ,  梶並 順
公報種別:公開公報
出願番号(国際出願番号):特願2005-280048
公開番号(公開出願番号):特開2007-095785
出願日: 2005年09月27日
公開日(公表日): 2007年04月12日
要約:
【課題】表面が平坦性に優れ、高段差や入り組んだ構造への埋め込み性がよく、ゲート部位に与える応力が低く、かつ低温で形成可能であり、製造過程においてもゲート電極部位に悪影響を与える恐れのない比較的低誘電率の塗布型樹脂膜でゲート電極部位を完全に被覆保護したFETを提供すること。【解決手段】台形型構造、T型構造またはY型構造をもつゲート電極を有する制御回路基板と封止樹脂とを備えてなる電界効果型トランジスタにおいて、 前記制御回路基板と前記封止樹脂との間に塗布型樹脂膜を介在させることを特徴とする電界効果型トランジスタ。【選択図】図1
請求項(抜粋):
台形型構造、T型構造またはY型構造をもつゲート電極を有する制御回路基板と封止樹脂とを備えてなる電界効果型トランジスタにおいて、 前記制御回路基板と前記封止樹脂との間に塗布型樹脂膜を介在させることを特徴とする電界効果型トランジスタ。
IPC (3件):
H01L 21/338 ,  H01L 29/812 ,  H01L 29/778
FI (2件):
H01L29/80 G ,  H01L29/80 H
Fターム (32件):
5F058AA02 ,  5F058AA10 ,  5F058AC02 ,  5F058AC03 ,  5F058AC04 ,  5F058AC05 ,  5F058AC10 ,  5F058AD04 ,  5F058AD05 ,  5F058AD06 ,  5F058AD09 ,  5F058AF04 ,  5F058AG01 ,  5F058AH02 ,  5F102FA10 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GL04 ,  5F102GL05 ,  5F102GM06 ,  5F102GN05 ,  5F102GQ01 ,  5F102GR04 ,  5F102GS03 ,  5F102GS04 ,  5F102GV05 ,  5F102GV06 ,  5F102GV07 ,  5F102GV08 ,  5F102HC11
引用特許:
出願人引用 (3件) 審査官引用 (4件)
全件表示

前のページに戻る