特許
J-GLOBAL ID:200903047979963752

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (12件): 前田 弘 ,  小山 廣毅 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  井関 勝守 ,  関 啓 ,  杉浦 靖也
公報種別:公開公報
出願番号(国際出願番号):特願2005-227457
公開番号(公開出願番号):特開2007-042964
出願日: 2005年08月05日
公開日(公表日): 2007年02月15日
要約:
【課題】 高誘電率ゲート絶縁膜を使用したMISFETにおいて高誘電率ゲート絶縁膜を劣化させることなくMISFETの特性を向上させる。 【解決手段】 基板1の活性領域上に高誘電率ゲート絶縁膜4Aを介してゲート電極5が形成されている。ゲート電極5の側面には絶縁性のサイドウォール7が形成されている。高誘電率ゲート絶縁膜4Aはゲート電極5の下側からサイドウォール7の下側まで連続的に形成されている。高誘電率ゲート絶縁膜4Aにおけるサイドウォール7の下側領域の厚さは、高誘電率ゲート絶縁膜4Aにおけるゲート電極5の下側領域の厚さよりも小さい。【選択図】 図1
請求項(抜粋):
基板の活性領域上に形成された高誘電率ゲート絶縁膜と、 前記高誘電率ゲート絶縁膜上に形成されたゲート電極と、 前記ゲート電極の側面に形成された絶縁性サイドウォールとを備え、 前記高誘電率ゲート絶縁膜は前記ゲート電極の下側から前記絶縁性サイドウォールの下側まで連続的に形成されており、 前記高誘電率ゲート絶縁膜における前記絶縁性サイドウォールの下側領域の少なくとも一部分の厚さは、前記高誘電率ゲート絶縁膜における前記ゲート電極の下側領域の厚さよりも小さいことを特徴とする半導体装置。
IPC (4件):
H01L 29/78 ,  H01L 21/336 ,  H01L 29/423 ,  H01L 29/49
FI (3件):
H01L29/78 301G ,  H01L29/78 301L ,  H01L29/58 G
Fターム (49件):
4M104AA01 ,  4M104BB21 ,  4M104CC05 ,  4M104DD80 ,  4M104DD84 ,  4M104DD91 ,  4M104EE03 ,  4M104EE09 ,  4M104EE14 ,  4M104EE16 ,  4M104FF06 ,  4M104GG08 ,  4M104GG09 ,  4M104HH20 ,  5F140AA11 ,  5F140AA19 ,  5F140BA01 ,  5F140BC06 ,  5F140BD01 ,  5F140BD04 ,  5F140BD05 ,  5F140BD09 ,  5F140BD18 ,  5F140BE14 ,  5F140BF01 ,  5F140BF08 ,  5F140BG08 ,  5F140BG09 ,  5F140BG20 ,  5F140BG34 ,  5F140BG37 ,  5F140BG45 ,  5F140BG51 ,  5F140BG53 ,  5F140BH14 ,  5F140BH15 ,  5F140BH36 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BK02 ,  5F140BK10 ,  5F140BK13 ,  5F140BK21 ,  5F140BK22 ,  5F140BK34 ,  5F140BK39 ,  5F140CB04 ,  5F140CB08 ,  5F140CE07
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る