特許
J-GLOBAL ID：200903048896270107
半導体装置の製造方法
発明者：
,
出願人/特許権者：
,
,
代理人 (1件)：
須藤 克彦
公報種別：公開公報
出願番号（国際出願番号）：特願2006-273121
公開番号（公開出願番号）：特開2008-091779
出願日： 2006年10月04日
公開日（公表日）： 2008年04月17日
要約：
【課題】バックグラインド工程の際に生じる不良(半導体チップの欠けや飛散等)を防止し、半導体装置の信頼性及び歩留まりを向上させることを目的とする。【解決手段】まず、半導体ウェハ1の表面に形成された各ストリート2に沿って半導体ウェハ1の表面の一部を除去し、その厚さ方向の途中に達する溝部4を形成する。溝部4は、半導体ウェハ1の外周部5の所定間隔を除く領域に形成する。次に、半導体基板1の表面上に、接着層を介して保護テープ6を貼り合わせる。次に、チャックテーブル7上に、表面側を対向させるようにして半導体ウェハ1を保持する。次に、裏面研削装置8を用い、切削水を供給しながら半導体ウェハ1のデバイス素子非形成面(裏面)を研削する。当該バックグラインド工程は、少なくとも溝部4が表出するまで行い、これによって半導体ウェハ1が個々の半導体チップ10に分割される。【選択図】図2
請求項（抜粋）：
その表面が複数の領域に区画され、前記領域のそれぞれにデバイス素子が形成された半導体ウェハを準備し、
前記半導体基板の表面の一部を除去し、前記複数の領域の区画に沿うとともに前記半導体ウェハの厚さ方向の途中に達する溝部を形成する工程と、
前記溝部が形成された半導体ウェハの表面上に保護部材を貼り合わせる工程と、
少なくとも前記溝部が表出されるまで前記半導体ウェハの裏面を研削して前記半導体ウェハを薄くするとともに、前記半導体ウェハを個々の半導体チップに分割する工程とを有し、
前記溝部を形成する工程では、前記半導体ウェハの外周部を除く領域に前記溝部を形成することを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/301
, H01L 21/306
H01L21/78 Q
, H01L21/302 105A
, H01L21/78 S
, H01L21/78 P
5F004AA06
, 5F004BB03
, 5F004DB01
, 5F004EA37
, 5F004EB08
, 5F004FA08
出願人引用 (1件)
審査官引用 (5件)
全件表示
前のページに戻る
