特許

J-GLOBAL ID：200903049154644410

半導体装置の製造方法及び半導体装置、電気光学装置、電子機器

発明者： 原 弘幸 ,  井上 聡
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 稲葉 良幸 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-089702
公開番号（公開出願番号）：特開2003-282438
出願日： 2002年03月27日
公開日（公表日）： 2003年10月03日
要約：

【要約】【課題】 半導体装置を構成する各半導体素子の特性を向上させるとともに、特性のばらつきを抑制することが可能な半導体装置の製造方法を提供すること。【解決手段】 複数の画素回路を配列してなる薄膜回路をガラス基板10上に形成する場合に、まず、ガラス基板10上に、半導体膜の結晶化の際の起点となるべき複数の凹部112を、複数の画素回路の配列間隔P1の自然数倍(本図では1倍)の間隔となるようにして形成する。そして、凹部112が形成されたガラス基板10上に非結晶のシリコン膜を形成し、このシリコン膜を熱処理によって結晶化させることにより、凹部112を略中心とした範囲に略単結晶のシリコン膜を形成する。それぞれの凹部112を略中心として形成される略単結晶のシリコン膜のそれぞれを用いて、画素回路を形成する。

請求項（抜粋）：

絶縁基板上に薄膜素子を含む複数の単位回路を配列してなる薄膜回路を有する半導体装置の製造方法であって、前記絶縁基板上に半導体膜の結晶化の際の起点となるべき複数の起点部を形成する起点部形成工程と、前記起点部が形成された前記絶縁基板上に半導体膜を形成する半導体膜形成工程と、前記半導体膜を熱処理によって結晶化させる熱処理工程と、前記熱処理がなされた後の前記半導体膜に前記薄膜回路を形成する回路形成工程と、を含み、前記複数の起点部は、前記複数の単位回路の配列間隔の自然数倍の間隔となるようにして形成される、半導体装置の製造方法。

IPC (6件)：

H01L 21/20 ,  G02F 1/1368 ,  G09F 9/30 338 ,  H01L 21/268 ,  H01L 21/336 ,  H01L 29/786

FI (6件)：

H01L 21/20 ,  G02F 1/1368 ,  G09F 9/30 338 ,  H01L 21/268 F ,  H01L 29/78 627 G ,  H01L 29/78 626 C

Fターム (78件)：

2H092JA03 ,  2H092JA24 ,  2H092JA41 ,  2H092JA46 ,  2H092KA04 ,  2H092KA05 ,  2H092MA02 ,  2H092MA05 ,  2H092MA07 ,  2H092MA28 ,  2H092MA29 ,  2H092MA30 ,  2H092NA25 ,  2H092PA01 ,  2H092PA06 ,  5C094AA21 ,  5C094AA53 ,  5C094AA55 ,  5C094BA03 ,  5C094BA27 ,  5C094BA43 ,  5C094CA19 ,  5C094DA09 ,  5C094DA13 ,  5C094DB01 ,  5C094EA04 ,  5C094FB01 ,  5C094FB14 ,  5C094FB16 ,  5C094GB10 ,  5C094HA02 ,  5C094HA08 ,  5F052AA02 ,  5F052BB07 ,  5F052CA04 ,  5F052DA01 ,  5F052DA02 ,  5F052DB02 ,  5F052EA11 ,  5F052FA12 ,  5F052FA13 ,  5F052JA01 ,  5F110AA06 ,  5F110AA30 ,  5F110BB01 ,  5F110BB03 ,  5F110BB05 ,  5F110CC02 ,  5F110DD02 ,  5F110DD13 ,  5F110DD21 ,  5F110EE03 ,  5F110EE04 ,  5F110EE44 ,  5F110FF02 ,  5F110FF30 ,  5F110FF31 ,  5F110GG02 ,  5F110GG13 ,  5F110GG24 ,  5F110GG25 ,  5F110GG47 ,  5F110HJ01 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HL03 ,  5F110HL04 ,  5F110HL23 ,  5F110NN02 ,  5F110NN04 ,  5F110NN23 ,  5F110NN35 ,  5F110NN72 ,  5F110PP03 ,  5F110PP04 ,  5F110PP23 ,  5F110PP36 ,  5F110QQ11

引用特許：

審査官引用 (4件)

• 多結晶半導体薄膜,その製造方法,半導体装置,半導体装置の製造方法および電子装置
  公報種別：公開公報   出願番号：特願平11-136789   出願人：株式会社日立製作所
• 半導体装置の作製方法
  公報種別：公開公報   出願番号：特願平10-206150   出願人：株式会社半導体エネルギー研究所
• 結晶成長方法および薄膜トランジスタの製造方法
  公報種別：公開公報   出願番号：特願平5-147041   出願人：ソニー株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平10-258168   出願人：シャープ株式会社

引用文献：

審査官引用 (1件)

• "Formation of location-controlled crystalline islands using substrate-embedded seeds in excimer-lase