特許
J-GLOBAL ID：200903049303208105

論理回路の検証カバレッジ評価方法

発明者：
西 宏晃

西 宏晃 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 三好 秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-184250
公開番号（公開出願番号）：特開2001-014365
出願日： 1999年06月29日
公開日（公表日）： 2001年01月19日
要約：
【要約】【課題】 論理回路の機能テストをする際に用いられるテストデータのカバレッジを評価する際、検証テストでカバーされていない記述を正確に計測し、不要なテストを作成することを防ぐことによって、不要なシミュレーション等の作業を省略する。【解決手段】 カバレッジ評価システム10は、レジスタ転送レベル(RTL)記述3を取り込む入力手段と、検証スイート4を入力する手段と、機能テストカバレッジを計測する機能テストカバレッジ計測装置1と、RTLを簡単化するRTL簡単化装置2と、変換された検証スイート5を出力する出力手段とから概略構成される。この出力される検証スイート5は、入力された検証スイート4に含まれるテストベクトルのうち、RTL記述3の冗長な部分に関する不要なものを削除することによって生成する。
請求項（抜粋）：
レジスタ転送仕様、及び機能検証用の検証スイートを入力することによって、論理回路の機能テストの検証カバレッジを評価する方法において、前記レジスタ転送仕様の冗長な部分を考慮して、前記検証カバレッジを計測することを特徴とする論理回路の検証カバレッジ評価方法。
IPC (3件)：
G06F 17/50 ,  G01R 31/28 ,  G06F 11/28 340
FI (3件)：
G06F 15/60 672 F ,  G06F 11/28 340 B ,  G01R 31/28 F
Fターム (20件)：
2G032AA01 ,  2G032AA04 ,  2G032AB01 ,  2G032AC08 ,  2G032AE10 ,  2G032AE12 ,  2G032AG07 ,  5B042HH17 ,  5B042HH18 ,  5B042HH33 ,  5B046AA08 ,  5B046BA03 ,  5B046BA09 ,  5B046DA01 ,  5B046JA05 ,  9A001BB02 ,  9A001HH32 ,  9A001JJ45 ,  9A001KK54 ,  9A001LL08
引用特許：
出願人引用 (3件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM