特許
J-GLOBAL ID：200903049330841880

半導体記憶装置及びその製造方法

発明者：
川久保 隆

川久保 隆 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-019578
公開番号（公開出願番号）：特開平11-220103
出願日： 1998年01月30日
公開日（公表日）： 1999年08月10日
要約：
【要約】【課題】 量産性に優れ、信頼性が高い超高集積密度のFRAM/DRAM及びその製造方法を提供する。【解決手段】 トランジスタを配置した第1の半導体基板11と、このトランジスタに対応したエピタキシャルキャパシタ(52,53,54,55,56)を有する第2の半導体基板51と、トランジスタの主電極領域21とエピタキシャルキャパシタ(52,53,54,55,56)とを電気的に接続する接続部(31,47,59)を少なくとも含む。第1の貼り合せ層47を第1の半導体基板11の全面に形成し、第2の貼り合せ層59を第2の半導体基板51の全面に形成し、第1の貼り合せ層47と第2の貼り合せ層59とを突き合わせて接着し、その後、キャパシタをパターニングする。
請求項（抜粋）：
複数のトランジスタをマトリクス状に配置した第1の半導体基板と、前記複数のトランジスタのそれぞれに対応した複数のペロブスカイト型構造エピタキシャルキャパシタを有する第2の半導体基板と、前記トランジスタのそれぞれの主電極領域と前記エピタキシャルキャパシタとを一対一に対応させて電気的に接続する接続部を少なくとも含むことを特徴とする半導体記憶装置。
IPC (6件)：
H01L 27/108 ,  H01L 21/8242 ,  H01L 27/10 451 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (3件)：
H01L 27/10 651 ,  H01L 27/10 451 ,  H01L 29/78 371
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM