特許
J-GLOBAL ID:200903049725501239

半導体ユニット及びその形成方法

発明者:
出願人/特許権者:
代理人 (1件): 池内 寛幸 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平8-049368
公開番号(公開出願番号):特開平9-246321
出願日: 1996年03月06日
公開日(公表日): 1997年09月19日
要約:
【要約】【課題】 信頼性を向上させ、劣化を抑えることのできる半導体装置の実装体(半導体ユニット)を実現する。【解決手段】 半導体装置(ICチップ)6の突起電極(バンプ)7に、AgPdの導電性フィラーからなる第1の導電性接着剤4をフェイスダウン状態で転写する。次いで、第1の導電性接着剤4が転写された突起電極7に、Agの導電性フィラーからなる第2の導電性接着剤5を転写する。これにより、突起電極7に、第1及び第2の導電性接着剤4、5からなる接合層を形成する。次いで、第2の導電性接着剤5を回路基板9の入出力端子電極8に当接させた状態で、半導体装置6を回路基板9にフェイスダウン状態で実装する。最後に、半導体装置6と回路基板9との間隙及び半導体装置6の側面を、無機物の剛体フィラーと有機物の樹脂からなる封止樹脂2によって封止する。
請求項(抜粋):
突起電極(バンプ)を有する半導体装置が回路基板の端子電極にフェイスダウン状態で実装された半導体ユニットであって、前記半導体装置の突起電極(バンプ)が前記回路基板の前記端子電極に少なくとも2種類の導電性接着剤からなる接合層を介して電気的に接続されていることを特徴とする半導体ユニット。
IPC (3件):
H01L 21/60 311 ,  H01L 21/56 ,  H01L 21/321
FI (4件):
H01L 21/60 311 S ,  H01L 21/56 R ,  H01L 21/92 602 D ,  H01L 21/92 603 C
引用特許:
審査官引用 (11件)
全件表示

前のページに戻る