特許
J-GLOBAL ID：200903049738011885

半導体パッケージの製造方法

発明者：
石田 芳弘

石田 芳弘 について


出願人/特許権者：
シチズン時計株式会社

シチズン時計株式会社 について


公報種別：公開公報
出願番号（国際出願番号）：特願平9-052868
公開番号（公開出願番号）：特開平10-256417
出願日： 1997年03月07日
公開日（公表日）： 1998年09月25日
要約：
【要約】【課題】 CSPにおいて基板取り個数が少なく、生産コストが高くなる。【解決手段】 ICチップ5をフリップチップ実装したBGA・LGAの製造方法で、前記IC接続用電極3と外部接続用電極4を形成するための電極パターンとを集合回路基板1A面に複数個分配列して形成する回路基板形成工程と、前記配線パターンに半田バンプ7付きのICチップ5を実装するICチップ実装工程と、該ICチップ5を封止樹脂8で樹脂封止する封止工程と、前記外部接続用電極4にボール電極9を形成する電極形成工程とによりFC・BGA集合回路基板1Aを形成し、該FC・BGA集合体1Aを切削して単個の完成FC・BGAを形成する切削工程とからなるFC・BGAの製造方法である。隣接する基板とのピッチを著しく狭く、切削しろのみで基板取りが出来る。CSPとして最適な製造方法で、信頼性及び生産性が優れている。
請求項（抜粋）：
ICチップをフリップチップ実装した半導体パッケージの製造方法において、前記ICチップ実装用の配線パターンと外部接続用電極を形成するための電極パターンとを集合回路基板面に複数個分配列して形成する回路基板形成工程と、前記配線パターンに前記ICチップを実装するICチップ実装工程と、該ICチップを樹脂封止する封止工程と、前記外部接続用電極に電極を形成する電極形成工程とによりパッケージ集合体を形成し、該パッケージ集合体の回路基板を切削して単個の完成半導体パッケージを形成する切削工程とからなることを特徴とする半導体パッケージの製造方法。
引用特許：
審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM