特許
J-GLOBAL ID：200903050167474473

半導体装置

発明者：
安原 紀夫

安原 紀夫 について

, 
中村 和敏

中村 和敏 について

, 
仲 敏行

仲 敏行 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 日向寺 雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2008-120943
公開番号（公開出願番号）：特開2009-272415
出願日： 2008年05月07日
公開日（公表日）： 2009年11月19日
要約：
【課題】スイッチングに伴う電流損失が小さいDC-DCコンバータを提供する。【解決手段】DC-DCコンバータ1において、高電位電源配線PHと低電位電源配線PLとの間にハイサイド・パワートランジスタQ1及びローサイド・パワートランジスタQ2を直列に接続する。また、接続点LXと出力端子Toutとの間にLCフィルタ15を接続する。そして、ハイサイド・パワートランジスタQ1のゲートに印加される電位の範囲及びローサイド・パワートランジスタQ2のゲートに印加される電位の範囲を、ハイサイド・パワートランジスタQ1及びローサイド・パワートランジスタQ2からなる回路の両端に印加される電位間の範囲(Vin1〜GND)の内側に設定する。【選択図】図1
請求項（抜粋）：
高電位電源配線と低電位電源配線との間に直列に接続されたハイサイド電界効果トランジスタ及びローサイド電界効果トランジスタを備え、 前記ハイサイド電界効果トランジスタ及び前記ローサイド電界効果トランジスタのうち少なくとも一方は、チャネル幅方向に対して垂直に切った断面において、ソース側のLDD層の長さとドレイン側のLDD層の長さが等しく、 前記ハイサイド電界効果トランジスタのゲートに印加される電位の範囲及び前記ローサイド電界効果トランジスタのゲートに印加される電位の範囲は、前記ハイサイド電界効果トランジスタ及び前記ローサイド電界効果トランジスタからなる回路の両端に印加される電位間の範囲の内側にあることを特徴とする半導体装置。
IPC (3件)：
H01L 21/823 ,  H01L 27/092 ,  H02M 1/08
FI (3件)：
H01L27/08 321L ,  H01L27/08 321D ,  H02M1/08 A
Fターム (26件)：
5F048AB04 ,  5F048AB07 ,  5F048AB10 ,  5F048AC03 ,  5F048BA01 ,  5F048BB05 ,  5F048BB16 ,  5F048BC06 ,  5F048BF16 ,  5H730AA14 ,  5H730AS01 ,  5H730AS05 ,  5H730BB13 ,  5H730BB57 ,  5H730DD04 ,  5H730DD32 ,  5H730EE13 ,  5H730FG05 ,  5H740BA12 ,  5H740BB04 ,  5H740BB07 ,  5H740BC01 ,  5H740BC02 ,  5H740HH01 ,  5H740JA01 ,  5H740JB01
引用特許：
出願人引用 (1件) 審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM