特許
J-GLOBAL ID:200903050548138569

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 高山 道夫
公報種別:公開公報
出願番号(国際出願番号):特願2004-045711
公開番号(公開出願番号):特開2004-311961
出願日: 2004年02月23日
公開日(公表日): 2004年11月04日
要約:
【課題】 GaN系HFETにおいて、高利得が得られる10nm未満の膜厚のゲート絶縁膜を用いて、安定なドレイン電流と、十分なゲートリーク電流の低減効果とを実現することができる半導体装置を提供する。【解決手段】 窒化物半導体を用いたHFET構造10の表面に設けられたSi3N4膜41Aと、Si3N4膜41Aに形成されたAl2O3膜41Bと、Al2O3膜41Bに形成されたゲート電極42とを備えた。この構造によって、高利得が得られる10nm未満の膜厚のゲート絶縁膜を用いて、安定なドレイン電流と、十分なゲートリーク電流の低減効果とが実現される。この結果、薄層の絶縁ゲート40を用いた高利得・大電流の絶縁ゲートHFETを実現することができる。【選択図】 図1
請求項(抜粋):
窒化物半導体を用いたHFET構造(10)の表面に設けられたSi3N4膜(41A)と、 前記Si3N4膜(41A)に形成されたAl2O3膜(41B)と、 前記Al2O3膜(41B)に形成されたゲート電極(42)と、 を備えたことを特徴とする半導体装置。
IPC (1件):
H01L29/78
FI (2件):
H01L29/78 301B ,  H01L29/78 301G
Fターム (17件):
5F140AA01 ,  5F140AA05 ,  5F140AA24 ,  5F140AC36 ,  5F140BA02 ,  5F140BA06 ,  5F140BA09 ,  5F140BA16 ,  5F140BB18 ,  5F140BC12 ,  5F140BD01 ,  5F140BD07 ,  5F140BD11 ,  5F140BE09 ,  5F140BE10 ,  5F140BJ01 ,  5F140BJ05
引用特許:
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る