特許

J-GLOBAL ID：200903050744880362

論理回路設計検証装置および方法、プログラム

発明者： 高畠 直
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 木村 満
公報種別：公開公報
出願番号（国際出願番号）：特願2004-288980
公開番号（公開出願番号）：特開2006-106865
出願日： 2004年09月30日
公開日（公表日）： 2006年04月20日
要約：

【課題】 論理回路の動的検証、静的検証のいずれによっても検証されない変数と条件式とを判別できる論理回路設計検証装置を提供する。 【解決手段】 被検証対象のRTL記述中に含まれるすべての変数と条件式とを抽出して、記憶部120に格納する。次に、動的検証ツールである論理シミュレーションを実行し、テストパターンにより活性化した変数や条件式を記憶部120に格納する。静的検証ツールであるプロパティ検証ツールを実行し、プロパティ単位で切り分けられた論理コーンに含まれるすべての変数と条件式を記憶部120に格納する。記憶部120に格納されたRTL記述中に含まれるすべての変数と条件式と、動的検証ツール、静的検証ツールによって検証された変数と条件式とを比較し、検証されなかった変数と条件式とを出力する【選択図】 図1

請求項（抜粋）：

論理回路の信号線の接続関係および該論理回路の動作が記述されている論理回路設計情報を記憶する論理回路記述記憶手段と、

IPC (2件)：

G06F 17/50 ,  G01R 31/28

FI (4件)：

G06F17/50 672Z ,  G06F17/50 664Z ,  G06F17/50 672F ,  G01R31/28 F

Fターム (13件)：

2G132AA01 ,  2G132AB01 ,  2G132AC03 ,  2G132AC11 ,  2G132AD06 ,  2G132AE16 ,  2G132AE18 ,  2G132AG11 ,  2G132AG15 ,  2G132AL11 ,  5B046AA08 ,  5B046BA03 ,  5B046JA05

引用特許：

出願人引用 (2件)

• 論理検証装置
  公報種別：公開公報   出願番号：特願平3-311185   出願人：北陸日本電気ソフトウエア株式会社
• LSI設計検証装置、LSI設計検証方法、及びLSI設計検証プログラム
  公報種別：公開公報   出願番号：特願2001-398319   出願人：株式会社東芝

審査官引用 (4件)

• 半導体素子の機能検証装置及びその機能検証方法
  公報種別：公開公報   出願番号：特願平9-055731   出願人：松下電器産業株式会社
• 論理検証の網羅率測定方式
  公報種別：公開公報   出願番号：特願平6-108126   出願人：株式会社日立製作所
• 論理装置の検証方法および検証装置およびその検証方法を実行するプログラムを格納した記憶媒体ならびにそのプログラム
  公報種別：公開公報   出願番号：特願2001-127171   出願人：富士通株式会社
• 設計検証システム、設計検証方法および設計検証プログラムを格納したコンピュータ読取り可能な記録媒体
  公報種別：公開公報   出願番号：特願2000-290530   出願人：株式会社東芝