特許
J-GLOBAL ID:200903051179105321
半導体装置の製造方法及び半導体装置
発明者:
出願人/特許権者:
代理人 (10件):
前田 弘
, 小山 廣毅
, 竹内 宏
, 嶋田 高久
, 竹内 祐二
, 今江 克実
, 藤田 篤史
, 二宮 克也
, 原田 智雄
, 井関 勝守
公報種別:公開公報
出願番号(国際出願番号):特願2004-309579
公開番号(公開出願番号):特開2006-120988
出願日: 2004年10月25日
公開日(公表日): 2006年05月11日
要約:
【課題】 アライメントずれが生じる場合に、配線にダメージを与えることがなく、また、AirGapと接続孔とが貫通することがない半導体装置の製造方法を提供する。【解決手段】 半導体装置の製造方法は、第1の絶縁膜101中に複数の下層配線103を形成する工程と、下層配線103間に存在する部分を除去して配線間ギャップ106を形成する工程と、下層配線103と配線間ギャップ106が形成された第1の絶縁膜101との上に、エアギャップ108が形成されるように、第2の絶縁膜107を形成する工程と、第2の絶縁膜107中に、下層配線103と接続するビア109を形成すると共に、ビア109と接続する上層配線110を形成する工程とを備える。ビア109は、エアギャップ108が隣り合って形成されていない下層配線103と接続するように形成される。【選択図】 図2
請求項(抜粋):
第1の絶縁膜中に、互いに間隔を開けて隣り合う複数の下層配線を形成する工程と、
前記第1の絶縁膜における前記下層配線間に存在する部分を除去して配線間ギャップを形成する工程と、
前記下層配線と前記配線間ギャップが形成された前記第1の絶縁膜との上に、前記配線間ギャップからエアギャップが形成されるように、第2の絶縁膜を形成する工程と、
前記第2の絶縁膜中に、前記下層配線と接続する接続部を形成すると共に、前記接続部と接続する上層配線を形成する工程とを備え、
前記接続部は、前記複数の下層配線のうち、前記エアギャップが隣り合って形成されていないものと接続するように形成されることを特徴とする半導体装置の製造方法。
IPC (2件):
H01L 21/768
, H01L 23/522
FI (2件):
H01L21/90 A
, H01L21/90 N
Fターム (38件):
5F033HH12
, 5F033JJ12
, 5F033KK12
, 5F033KK15
, 5F033KK18
, 5F033KK19
, 5F033KK21
, 5F033KK22
, 5F033KK32
, 5F033KK33
, 5F033MM01
, 5F033MM02
, 5F033MM08
, 5F033MM12
, 5F033MM13
, 5F033NN12
, 5F033PP28
, 5F033QQ01
, 5F033QQ09
, 5F033QQ16
, 5F033QQ18
, 5F033QQ19
, 5F033QQ27
, 5F033QQ48
, 5F033RR01
, 5F033RR04
, 5F033RR09
, 5F033RR11
, 5F033RR21
, 5F033RR29
, 5F033RR30
, 5F033SS22
, 5F033UU03
, 5F033XX01
, 5F033XX15
, 5F033XX24
, 5F033XX25
, 5F033XX33
引用特許: