特許
J-GLOBAL ID：200903051462627946

半導体装置

発明者：
吉田 親子

吉田 親子 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 服部 毅巖
公報種別：公開公報
出願番号（国際出願番号）：特願2004-156609
公開番号（公開出願番号）：特開2005-340468
出願日： 2004年05月26日
公開日（公表日）： 2005年12月08日
要約：
【課題】 大容量データを記録可能な半導体装置を提供する。【解決手段】 MRAM10を、1メモリセルが2個のMTJ素子1,2と単一のMOSトランジスタ8を含み、各MTJ素子1,2を、それぞれに対応した2本の書き込みワード線4a,4bと、両者に共通の1本の共通ビット線3との交差位置に配置して構成する。この書き込みワード線4a,4bおよび共通ビット線3に電流を流して磁場を発生させ、その合成磁場によって各MTJ素子1,2のスピン配置を変化させる。それにより、MTJ素子1,2がいずれも低抵抗、いずれかが低抵抗、いずれも高抵抗の3種類の状態を作り出すことができ、1メモリセルで3値のデータを取り扱うことが可能になり、記録密度の向上を図ることができる。【選択図】 図1
請求項（抜粋）：
磁気抵抗素子を有する半導体装置において、 複数の磁気抵抗素子と単一のアクセストランジスタとを含むメモリセルを有し、前記複数の磁気抵抗素子がワード線と前記複数の磁気抵抗素子に接続された共通の共通ビット線との交差位置に配置されて、前記ワード線と前記共通ビット線に流れる電流によって発生する磁場に応じ前記複数の磁気抵抗素子の抵抗値がそれぞれ変化することを特徴とする半導体装置。
IPC (3件)：
H01L27/105 ,  G11C11/15 ,  H01L43/08
FI (3件)：
H01L27/10 447 ,  G11C11/15 140 ,  H01L43/08 Z
Fターム (15件)：
5F083FZ10 ,  5F083GA09 ,  5F083JA36 ,  5F083JA37 ,  5F083JA39 ,  5F083JA40 ,  5F083MA06 ,  5F083MA16 ,  5F083NA08 ,  5F083PR03 ,  5F083PR07 ,  5F083PR21 ,  5F083PR22 ,  5F083PR40 ,  5F083ZA21
引用特許：
出願人引用 (1件)
  • 不揮発性メモリ装置
    公報種別：公開公報   出願番号：特願2001-015475   出願人：インターナショナル・ビジネス・マシーンズ・コーポレーション
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM