特許
J-GLOBAL ID：200903051534013174

半導体チップ及びその製造方法

発明者：
村山 啓

村山 啓 について

, 
東 光敏

東 光敏 について


出願人/特許権者：
新光電気工業株式会社

新光電気工業株式会社 について


代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2005-191407
公開番号（公開出願番号）：特開2007-012854
出願日： 2005年06月30日
公開日（公表日）： 2007年01月18日
要約：
【課題】 本発明は、外部接続端子と電気的に接続される貫通ビアを配設するための貫通孔を容易に形成して、製造コストを低減することのできる半導体チップ及びその製造方法を提供することを課題とする。【解決手段】 半導体基板11と、半導体基板11を貫通する貫通孔17に設けられた貫通ビア12と、半導体基板11上に積層された絶縁層21-1〜21-3、第1の配線パターン22、及び第2の配線パターン23を備えた多層配線構造体14と、多層配線構造体14の最上層に設けられた外部接続端子15とを有し、第2の配線パターン23により貫通ビア12と外部接続端子15との間を電気的に接続した。【選択図】 図7
請求項（抜粋）：
半導体基板と、 前記半導体基板上に積層された複数の絶縁層と、該複数の絶縁層に設けられた第1の配線パターンとを備えた多層配線構造体と、 前記多層配線構造体の最上層に外部接続端子とを有する半導体チップにおいて、 前記半導体基板を貫通する貫通孔に貫通ビアを設け、 前記複数の絶縁層に貫通ビアと外部接続端子との間を電気的に接続する第2の配線パターンを設けたことを特徴とする半導体チップ。
IPC (2件)：
H01L 21/320 ,  H01L 23/52
FI (1件)：
H01L21/88 J
Fターム (24件)：
5F033GG02 ,  5F033HH08 ,  5F033HH11 ,  5F033HH18 ,  5F033JJ11 ,  5F033JJ18 ,  5F033KK08 ,  5F033KK11 ,  5F033KK18 ,  5F033MM30 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ07 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ19 ,  5F033QQ47 ,  5F033RR04 ,  5F033RR22 ,  5F033SS11 ,  5F033SS21 ,  5F033TT07 ,  5F033VV07 ,  5F033XX34
引用特許：
出願人引用 (1件) 審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM