薄膜トランジスタの製造方法

発明者： , , , , ,
出願人/特許権者： ,
代理人 (1件)：鈴木晴敏
公報種別：公開公報
出願番号（国際出願番号）：特願2001-310560
公開番号（公開出願番号）：特開2003-115594
出願日： 2001年10月05日
公開日（公表日）： 2003年04月18日
要約：

【要約】【課題】ボトムゲート型TFTにおいて、ゲート耐圧不良を防止し、製品の歩留まりを向上させる。【解決手段】ボトムゲート型TFT100Aを作成する為、(1)基板上にゲート電極2を形成する工程、(2)ゲート電極2上にゲート絶縁膜を形成する工程、(3)ゲート絶縁膜上に能動層前駆体膜(ポリシリコン膜7)及び保護絶縁膜8が積層されており、保護絶縁膜8が膜厚100nm以下である積層体を形成する工程、(4)保護絶縁膜8を通して能動層前駆体膜のLDD領域又はソース・ドレイン領域にドーパントを注入する工程、(5)注入したドーパントを活性化し、ドーパント非注入部分を能動層とする工程、(6)保護絶縁膜8の全て又は一部を改質する工程、(7)改質された保護絶縁膜8の上に層間絶縁膜を形成する工程、及び(8)層間絶縁膜の上にソース・ドレイン電極を形成する工程を行なう。

請求項（抜粋）：

(1)基板上にゲート電極を形成する工程、(2)ゲート電極上にゲート絶縁膜を形成する工程、(3)ゲート絶縁膜上に能動層前駆体膜及び保護絶縁膜が積層されており、該保護絶縁膜が膜厚100nm以下である積層体を形成する工程、(4)保護絶縁膜を通して能動層前駆体膜のLDD領域又はソース・ドレイン領域にドーパントを注入する工程、(5)注入したドーパントを活性化し、ドーパント非注入部分を能動層とする工程、(6)該保護絶縁膜の全て又は一部を改質する工程、(7)改質された該保護絶縁膜の上に層間絶縁膜を形成する工程、及び(8)該層間絶縁膜の上にソース・ドレイン電極を形成する工程、を有することを特徴とするボトムゲート型薄膜トランジスタの製造方法。

IPC (6件)：

H01L 29/786 , G02F 1/1368 , H01L 21/304 645 , H01L 21/304 647 , H01L 21/3065 , H01L 21/308

FI (6件)：

G02F 1/1368 , H01L 21/304 645 C , H01L 21/304 647 Z , H01L 21/308 G , H01L 29/78 619 A , H01L 21/302 N

Fターム (67件)：

2H092GA11 , 2H092GA12 , 2H092HA01 , 2H092JA24 , 2H092JA26 , 2H092JA34 , 2H092JA36 , 2H092KB25 , 2H092MA27 , 2H092MA29 , 2H092NA11 , 2H092NA13 , 2H092NA14 , 2H092NA16 , 2H092NA17 , 2H092NA18 , 2H092NA24 , 2H092NA25 , 2H092NA27 , 2H092NA29 , 5F004AA14 , 5F004DA00 , 5F004DA26 , 5F004EB03 , 5F043AA40 , 5F043BB30 , 5F110AA14 , 5F110AA16 , 5F110BB01 , 5F110CC08 , 5F110DD02 , 5F110EE03 , 5F110EE04 , 5F110FF02 , 5F110FF03 , 5F110FF09 , 5F110FF22 , 5F110FF23 , 5F110FF29 , 5F110FF30 , 5F110FF31 , 5F110GG01 , 5F110GG02 , 5F110GG13 , 5F110GG15 , 5F110GG25 , 5F110GG44 , 5F110GG45 , 5F110HJ01 , 5F110HJ23 , 5F110HL03 , 5F110HM15 , 5F110NN03 , 5F110NN04 , 5F110NN14 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110NN27 , 5F110NN35 , 5F110NN37 , 5F110NN40 , 5F110NN72 , 5F110NN73 , 5F110PP02 , 5F110PP03 , 5F110QQ09

引用特許：

審査官引用 (8件)

半導体装置の作製方法
公報種別：公開公報出願番号：特願平11-339164 出願人：株式会社半導体エネルギー研究所
特開昭59-008338
特開昭64-008630

全件表示

前のページに戻る