特許
J-GLOBAL ID：200903052052305735

液晶表示パネルの製造方法および液晶表示パネル

発明者：
好本 芳和

好本 芳和 について


出願人/特許権者：
株式会社フューチャービジョン

株式会社フューチャービジョン について


代理人 (1件)： 小野寺 洋二
公報種別：公開公報
出願番号（国際出願番号）：特願2006-242274
公開番号（公開出願番号）：特開2008-066494
出願日： 2006年09月07日
公開日（公表日）： 2008年03月21日
要約：
【課題】製造工程を簡略化し、液晶表示装置のさらなるコストダウンを実現した液晶表示パネルの製造方法と液晶表示パネルを提供する。【解決手段】液晶表示パネルのゲート配線とゲート電極GT、データ配線を含めたソース電極SD1、ドレイン電極SD2の何れかの工程、又はそれらの幾つかの工程にインクジェット直描プロセスを導入することに加えて、シリコン半導体層SIとn+コンタクト層NSの積層からなる能動層アイランドの形成にインクジェット直描プロセスを用いる。【選択図】図12
請求項（抜粋）：
マトリクス配列した複数の画素毎に薄膜トランジスタを形成した第1基板と、カラーフィルタを形成した第2基板と、前記第1基板と前記第2基板との貼り合わせた間隙に液晶を封入した液晶表示パネルの製造方法であって、 前記第1基板に成膜した半導体層およびコンタクト層の上に、インクジェット直描によりソース電極とドレイン電極となる第1の導電性インクを塗布して薄膜トランジスタのチャネル部を含めて連続した第1の導電膜を形成し、 前記第1の導電膜の上に、インクジェット直描により第2の導電性インクを塗布してキャップ層とし、該第1の導電膜と共に積層膜を形成し、 前記積層膜をパターニングしてソース電極とドレイン電極となる部分が連続したソース電極・ドレイン電極部を形成し、 前記ソース電極・ドレイン電極部をエッチングマスクとして前記半導体層およびコンタクト層をパターニングし、前記薄膜トランジスタの能動層アイランドを形成することを特徴とする液晶表示パネルの製造方法。
IPC (4件)：
H01L 21/336 ,  H01L 29/786 ,  G02F 1/136 ,  H01L 21/288
FI (5件)：
H01L29/78 612D ,  G02F1/1368 ,  H01L29/78 617J ,  H01L29/78 616K ,  H01L21/288 Z
Fターム (48件)：
2H092JA24 ,  2H092JA41 ,  2H092JA47 ,  2H092JB64 ,  2H092JB69 ,  2H092MA02 ,  2H092MA10 ,  2H092MA15 ,  2H092NA27 ,  2H092NA29 ,  2H092PA08 ,  2H092PA09 ,  4M104AA09 ,  4M104BB02 ,  4M104BB04 ,  4M104BB05 ,  4M104BB08 ,  4M104BB13 ,  4M104BB36 ,  4M104CC01 ,  4M104DD37 ,  4M104DD51 ,  4M104DD78 ,  4M104FF13 ,  4M104GG09 ,  4M104GG14 ,  4M104HH20 ,  5F110AA16 ,  5F110BB01 ,  5F110CC07 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE44 ,  5F110FF29 ,  5F110GG44 ,  5F110HK09 ,  5F110HK34 ,  5F110HL01 ,  5F110HL02 ,  5F110HL07 ,  5F110HL11 ,  5F110HL21 ,  5F110HL27 ,  5F110NN02 ,  5F110NN72 ,  5F110QQ01 ,  5F110QQ09
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM