特許
J-GLOBAL ID：200903052560046788

半導体装置およびその製造方法

発明者：
小池 美智男

小池 美智男 について

, 
織田 裕二

織田 裕二 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-254417
公開番号（公開出願番号）：特開平11-195753
出願日： 1998年09月08日
公開日（公表日）： 1999年07月21日
要約：
【要約】【課題】 容量素子用電極の寄生容量を低減する。【解決手段】 半導体装置10は、半導体基板12の上部全面に絶縁層14が設けてあり、絶縁層14の上部に容量素子部16と抵抗素子部18とが形成してある。容量素子部16は、容量素子用対向電極となるゲート電極20が絶縁層14の上部に形成してある。ゲート電極20は、酸化シリコンや窒化シリコン、酸化タンタルなどからなる誘電体層22によって覆われていて、誘電体層22の上部にMoSix からなる容量素子用電極24が設けてある。抵抗素子部18は、容量素子用電極24と同一の工程において同時に形成されたMoSix からなる抵抗素子32を有する。
請求項（抜粋）：
半導体基板上または半導体基板内に能動素子と受動素子とが分離不能に結合している半導体装置において、容量素子の電極がTiNまたは酸素原子を含むTiNもしくはMoSix からなることを特徴とする半導体装置。
IPC (2件)：
H01L 27/04 ,  H01L 21/822
引用特許：
審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM