同期型半導体記憶装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：深見久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-176591
公開番号（公開出願番号）：特開平10-021684
出願日： 1996年07月05日
公開日（公表日）： 1998年01月23日
要約：

【要約】【課題】より高速かつ正確な動作を実現する同期型半導体記憶装置(SDRAM)を提供する。【解決手段】入力ラッチ回路8とパッド20,32との間にそれぞれ遅延回路28,36を備える。このような構成により、パッド10,20,32のそれぞれに与えられる外部入力信号ext.A,ext.B,ext.Cに関し、パッド10,20,32から入力ラッチ回路8への伝達における遅延時間を揃え、スキューをなくすことによって、SDRAMの一層の高速化などを図る。

請求項（抜粋）：

クロック信号に同期して動作する同期型半導体記憶装置であって、外部から取込んだ外部クロック信号に応答して内部クロック信号を発生させる内部クロック信号発生手段と、前記内部クロック信号発生手段に配線の長さを異にして接続され、前記内部クロック信号に応答してデータを出力する複数の出力バッファと、前記複数の出力バッファのうち少なくとも1つの出力バッファと前記内部クロック信号発生手段との間に接続され、前記内部クロック信号発生手段で発生された前記内部クロック信号が前記複数の出力バッファに同時に伝達されるよう前記内部クロック信号を遅延させる遅延手段とを備える同期型半導体記憶装置。

IPC (2件)：

G11C 11/407 , G11C 11/401

FI (2件)：

G11C 11/34 354 C , G11C 11/34 362 C

引用特許：

審査官引用 (7件)

半導体装置
公報種別：公開公報出願番号：特願平6-049569 出願人：富士通株式会社
半導体記憶装置
公報種別：公開公報出願番号：特願平5-100327 出願人：新日本製鐵株式会社
自動レイアウト手法による半導体集積回路のブロック配置方法
公報種別：公開公報出願番号：特願平4-326361 出願人：日本電気株式会社

全件表示

前のページに戻る