特許
J-GLOBAL ID：200903053466286607

半導体装置及びその製造方法

発明者：
井上 真雄

井上 真雄 について

, 
寺本 章伸

寺本 章伸 について

, 
梅田 浩司

梅田 浩司 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 高田 守 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-272532
公開番号（公開出願番号）：特開2001-217306
出願日： 2000年09月08日
公開日（公表日）： 2001年08月10日
要約：
【要約】【課題】 高温アニール時にCVD酸化膜からのガス発生による他のウェハの酸化膜厚の増加を防止する。【解決手段】 シリコン基板1上に2層の絶縁膜2a,2bを形成する工程、シリコン基板のトレンチ3形成個所の絶縁膜2a,2bを除去すると共に、露出したシリコン基板にエッチングによって所定の深さのトレンチ3を形成する工程、トレンチの内壁面に酸化膜4を形成した後、トレンチ内にCVDによる酸化膜5を堆積させる工程、シリコン基板上の堆積酸化膜5をCMPによって除去し絶縁膜2bを露出させ表面を平坦化する工程、上層の絶縁膜2bを除去する工程、及び不活性ガス中において900°C以下の温度でアニールを行なう工程により製造を行なう。
請求項（抜粋）：
シリコン基板上に、複数個の活性領域と各活性領域を分離するトレンチとを形成するものにおいて、シリコン基板上に第一の絶縁膜を形成しさらにその上に第二の絶縁膜を形成する工程、上記シリコン基板のトレンチ形成個所の上記第一および第二の絶縁膜を除去すると共に、露出したシリコン基板にエッチングによって所定の深さのトレンチを形成する工程、上記トレンチの内壁面に酸化膜を形成した後、上記トレンチ内にCVDによる酸化膜を堆積させる工程、上記シリコン基板上の堆積酸化膜をCMPによって除去することにより表面を平坦化し上記第二の絶縁膜を露出させる工程、上記第二の絶縁膜を除去し上記第一の絶縁膜を露出させる工程、及び不活性ガス中において900°C以下の温度でアニールを行なう工程を有することを特徴とする半導体装置の製造方法。
IPC (6件)：
H01L 21/76 ,  H01L 27/08 331 ,  H01L 21/8247 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792
FI (4件)：
H01L 27/08 331 A ,  H01L 21/76 L ,  H01L 27/10 434 ,  H01L 29/78 371
Fターム (24件)：
5F001AA01 ,  5F001AB08 ,  5F001AG30 ,  5F032AA16 ,  5F032AA36 ,  5F032AA44 ,  5F032AA77 ,  5F032CA17 ,  5F032DA04 ,  5F032DA23 ,  5F032DA74 ,  5F032DA78 ,  5F048AA04 ,  5F048AA07 ,  5F048AC01 ,  5F048BA01 ,  5F048BG01 ,  5F048BG13 ,  5F048BG14 ,  5F083EP02 ,  5F083EP23 ,  5F083NA01 ,  5F083PR33 ,  5F083PR40
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM