特許
J-GLOBAL ID:200903053573210214
半導体装置の製造方法
発明者:
,
,
,
,
出願人/特許権者:
代理人 (2件):
小林 茂
, 和泉 良彦
公報種別:公開公報
出願番号(国際出願番号):特願2008-131715
公開番号(公開出願番号):特開2009-283534
出願日: 2008年05月20日
公開日(公表日): 2009年12月03日
要約:
【課題】ヘテロ接合領域の界面の幅のばらつきを抑制することができる半導体装置の製造方法を提供する。【解決手段】 本半導体装置の製造方法では、開口部内の絶縁膜3をエッチングし、N-型炭化珪素エピタキシャル層2とN+型多結晶シリコン領域4との間にアンダーカット部22を形成する第2の工程と、多結晶シリコンからなるN-型多結晶シリコン層51を開口部およびアンダーカット部22内に形成する第3の工程とを含む。アンダーカット部22以外に形成されたN-型多結晶シリコン層51を除去し、ヘテロ接合領域5を形成する第4の工程と、開口部内のN-型炭化珪素エピタキシャル層2の表面、ヘテロ接合領域5の側面およびN+型多結晶シリコン領域4に接するゲート絶縁膜6を形成する第5の工程と、開口部内のゲート絶縁膜6に接するゲート電極7を形成する第6の工程とを含む。【選択図】図3
請求項(抜粋):
半導体基体の主面に、第1の絶縁領域を形成する第1の工程と、
前記第1の絶縁領域上に導電体領域を形成する第2の工程と
前記導電体領域の一部に、前記第1の絶縁領域が露出するまでエッチングして開口部を形成する第3の工程と、
前記開口部内の前記第1の絶縁領域をエッチングし、前記半導体基体と前記導電体領域との間に空間を形成する第4の工程と、
少なくとも前記空間を含む前記開口部内の前記半導体基体上に、前記半導体基体とは異なる禁制帯を有する半導体材料を形成し、ヘテロ接合領域を形成する第5の工程と、
少なくとも前記開口部内の前記半導体基体が露出するように、前記異なる禁制帯を有する半導体材料を除去する第6の工程と、
前記開口部内及び前記導電体領域に第2の絶縁領域を形成する第7の工程と、
前記開口部内の前記第2の絶縁領域に接する電極を形成する第8の工程と、を含むことを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 29/12
, H01L 29/78
, H01L 21/336
FI (6件):
H01L29/78 652T
, H01L29/78 653A
, H01L29/78 652J
, H01L29/78 652E
, H01L29/78 658E
, H01L29/78 658G
引用特許:
出願人引用 (1件)
-
炭化珪素半導体装置
公報種別:公開公報
出願番号:特願2002-301540
出願人:日産自動車株式会社
審査官引用 (4件)