特許

J-GLOBAL ID：200903053905964404

薄膜トランジスタ、液晶表示用基板及びその製造方法

発明者： 竹井 美智子 ,  千田 満 ,  吉川 浩太 ,  三島 康由
出願人/特許権者： 富士通株式会社
代理人 (1件)： 高橋 敬四郎
公報種別：公開公報
出願番号（国際出願番号）：特願2000-213685
公開番号（公開出願番号）：特開2001-196594
出願日： 2000年07月14日
公開日（公表日）： 2001年07月19日
要約：

【要約】【課題】 オフ電流が少なく、かつゲート長が短くなっても製造工程において高精度の位置合わせを必要としないTFTを提供する。【解決手段】 絶縁性の主表面を有する基板の該主表面上に、半導体材料からなる電流路パターンが形成されている。ゲートパターンが、第1及び第2の交差個所で電流路パターンと立体的に交差する。電流路パターンのうち該ゲートパターンと重なる領域にチャネル領域が画定される。交差個所において、電流路パターンとゲートパターンとの間にゲート絶縁膜が配置されている。電流路パターンは、第1の交差個所に対応するチャネル領域の両側において、低濃度ドレイン構造とされ、第2の交差個所に対応するチャネル領域に接する領域においては、低濃度ドレイン構造とされていない。

請求項（抜粋）：

絶縁性の主表面を有する基板の該主表面上に、半導体材料により形成され、電流路を画定する電流路パターンと、少なくとも第1及び第2の交差個所で前記電流路パターンと立体的に交差するゲートパターンであって、前記電流路パターンのうち該ゲートパターンと重なる領域にチャネル領域を画定する前記ゲートパターンと、前記第1及び第2の交差個所において、前記電流路パターンとゲートパターンとの間に配置されたゲート絶縁膜とを有し、前記電流路パターンは、前記第1の交差個所に対応するチャネル領域の両側において、当該チャネル領域に接する低濃度領域と該低濃度領域に接する高濃度領域とを有する低濃度ドレイン構造とされ、前記第2の交差個所に対応するチャネル領域に接する領域においては、前記低濃度領域の不純物濃度よりも高い不純物濃度を有する薄膜トランジスタ。

IPC (10件)：

H01L 29/786 ,  H01L 21/336 ,  G02F 1/1368 ,  H01L 21/3065 ,  H01L 21/768 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 27/08 331 ,  H01L 29/43 ,  H01L 29/78

FI (13件)：

H01L 27/08 331 E ,  H01L 29/78 616 A ,  G02F 1/136 500 ,  H01L 21/302 C ,  H01L 21/90 W ,  H01L 27/08 102 A ,  H01L 29/62 G ,  H01L 29/78 301 P ,  H01L 29/78 301 L ,  H01L 29/78 617 N ,  H01L 29/78 618 C ,  H01L 29/78 627 F ,  H01L 29/78 627 C

Fターム (124件)：

2H092JA25 ,  2H092JA29 ,  2H092JA31 ,  2H092JA32 ,  2H092JA36 ,  2H092JA42 ,  2H092JA44 ,  2H092JB23 ,  2H092JB32 ,  2H092JB43 ,  2H092KA04 ,  2H092KA07 ,  2H092KA10 ,  2H092MA07 ,  2H092MA18 ,  2H092MA27 ,  2H092MA30 ,  2H092NA22 ,  4M104AA01 ,  4M104AA09 ,  4M104BB02 ,  4M104CC05 ,  4M104DD04 ,  4M104DD28 ,  4M104DD37 ,  4M104DD65 ,  4M104GG08 ,  4M104GG14 ,  5F004BA04 ,  5F004BB11 ,  5F004BB13 ,  5F004DA00 ,  5F004DA01 ,  5F004DA04 ,  5F004DA11 ,  5F004DA16 ,  5F004DA25 ,  5F004DB08 ,  5F004DB09 ,  5F004EB02 ,  5F033HH08 ,  5F033HH10 ,  5F033HH18 ,  5F033HH38 ,  5F033JJ08 ,  5F033JJ18 ,  5F033JJ38 ,  5F033KK04 ,  5F033KK08 ,  5F033KK18 ,  5F033PP15 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ37 ,  5F033RR04 ,  5F033RR06 ,  5F033SS02 ,  5F033SS15 ,  5F033TT02 ,  5F033TT08 ,  5F033VV15 ,  5F040DA02 ,  5F040DB03 ,  5F040DC01 ,  5F040EC04 ,  5F040EC21 ,  5F040EF02 ,  5F040FA03 ,  5F040FB01 ,  5F040FC11 ,  5F040FC18 ,  5F040FC21 ,  5F048AA01 ,  5F048AB10 ,  5F048AC04 ,  5F048BA16 ,  5F048BB01 ,  5F048BC01 ,  5F048BC03 ,  5F048BC06 ,  5F048BC16 ,  5F048BF02 ,  5F048BG05 ,  5F110AA06 ,  5F110AA16 ,  5F110BB02 ,  5F110BB04 ,  5F110CC02 ,  5F110DD02 ,  5F110DD13 ,  5F110EE03 ,  5F110EE06 ,  5F110EE28 ,  5F110EE32 ,  5F110EE44 ,  5F110FF02 ,  5F110FF30 ,  5F110GG02 ,  5F110GG13 ,  5F110GG23 ,  5F110GG25 ,  5F110GG28 ,  5F110GG45 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ12 ,  5F110HJ23 ,  5F110HJ30 ,  5F110HL03 ,  5F110HL04 ,  5F110HL07 ,  5F110HL12 ,  5F110HM15 ,  5F110NN03 ,  5F110NN04 ,  5F110NN23 ,  5F110NN24 ,  5F110NN72 ,  5F110NN78 ,  5F110PP03 ,  5F110PP06 ,  5F110QQ04 ,  5F110QQ11

引用特許：

審査官引用 (6件)

• 液晶表示装置
  公報種別：公開公報   出願番号：特願平5-261555   出願人：ソニー株式会社
• アクティブマトリクス液晶ディスプレイおよびその製法
  公報種別：公開公報   出願番号：特願平7-119961   出願人：三菱電機株式会社
• 薄膜トランジスタ及びその製造方法
  公報種別：公開公報   出願番号：特願平8-146287   出願人：富士通株式会社
• 薄膜トランジスタおよびかかる薄膜トランジスタを有する液晶表示装置
  公報種別：公開公報   出願番号：特願平8-139459   出願人：株式会社半導体エネルギー研究所
• 多結晶シリコン薄膜トランジスタの製造方法
  公報種別：公開公報   出願番号：特願平8-254399   出願人：株式会社東芝
• アクティブマトリクス基板およびその製造方法
  公報種別：公開公報   出願番号：特願平6-200602   出願人：シャープ株式会社