特許
J-GLOBAL ID:200903053948469130

プログラムのテスト及びデバッギングが容易な中央処理装置

発明者:
出願人/特許権者:
代理人 (1件): 小野 由己男 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-036649
公開番号(公開出願番号):特開2002-041326
出願日: 2001年02月14日
公開日(公表日): 2002年02月08日
要約:
【要約】【課題】プログラムのテスト及びデバッギングが容易な中央処理装置を提供する。【解決手段】ホストコンピュータとのデータ通信のためのデータ通信部;中央処理装置の動作モードが一般動作状態を示す一般動作モードであるかデバッギング状態を示すデバッギングモードであるかを示すフラグを備えた状態レジスタ;メモリ上のデバッギングスタック領域を指定するデバッギングスタックポインタレジスタ;ブレーキレジスタに保存された値と中止データが同一であれば中央処理装置をデバッギングモードへ進入させる比較部を備えて、前記ブレーキレジスタに保存された値と中止データとが一致すれば前記中央処理装置をデバッギングモードに切換えて前記フラグがデバッギングモードを示す値を有し、前記デバッギングスタックポインタレジスタをデバッギングプログラムのデータを保存するメモリを指定するスタックポインタとして使用し、デバッギングする。
請求項(抜粋):
データ及びアドレス演算に必要なデータを一時的に保存する汎用レジスタファイル、プログラムが保存されたメモリのアドレスを記憶するプログラムカウンタと中央処理装置の状態を示す状態レジスタ及びブレーキレジスタから構成された特殊レジスタファイル、前記汎用レジスタファイル及び特殊レジスタファイルを連結する内部バス、及び前記内部バスに連結されて中央処理装置の内外部に必要な各種の制御信号を出力する制御ユニットから構成された中央処理装置において、ホストコンピュータとのデータ通信のためのデータ通信手段;中央処理装置の動作モードが一般動作状態を示す一般動作モードであるかデバッギング状態を示すデバッギングモードであるかを示すフラグを備えた状態レジスタ;デバッギングプログラムのデータを保存するスタックメモリを指定するスタックポインタとして用いられるデバッギングスタックポインタレジスタ;及び前記ブレーキレジスタに保存された値と中止データとを比較して同一であれば前記中央処理装置をデバッギングモードへ進入させる比較手段を備えて、前記ブレーキレジスタに保存された値と前記中止データとが一致すれば、前記中央処理装置をデバッギングモードに切換えさせて前記状態レジスタのフラグがデバッギングモードを示す値を有し、前記プログラムカウンタにデバッギングプログラムを遂行するための開始アドレスを積載してデバッギングプログラムを遂行し、前記データ通信手段を通じてホストコンピュータからの命令に従ってデバッギングを遂行することを特徴とするプログラムのテスト及びデバッギングが容易な中央処理装置。
IPC (2件):
G06F 11/28 315 ,  G06F 11/28 320
FI (2件):
G06F 11/28 315 B ,  G06F 11/28 320 A
Fターム (6件):
5B042GA13 ,  5B042GC08 ,  5B042HH01 ,  5B042HH25 ,  5B042LA10 ,  5B042LA12
引用特許:
審査官引用 (12件)
全件表示

前のページに戻る