特許
J-GLOBAL ID：200903054578716260

半導体素子収納用パッケージ

発明者：
四方 邦英

四方 邦英 について

, 
立花 正樹

立花 正樹 について


出願人/特許権者：
京セラ株式会社

京セラ株式会社 について


公報種別：公開公報
出願番号（国際出願番号）：特願平9-321485
公開番号（公開出願番号）：特開平11-163189
出願日： 1997年11月21日
公開日（公表日）： 1999年06月18日
要約：
【要約】【課題】半導体素子にノイズが入り込んで半導体素子に誤動作を起こさせる。【解決手段】複数個の配線層5を有する絶縁基体1と蓋体2とから成り、内部に半導体素子3を収納するための空所を有する半導体素子収納用パッケージ4であって、前記蓋体2を銅もしくは銅を主成分とする金属で形成し、且つ、前記絶縁基体1を40〜400°Cにおける線熱膨張係数が10〜20ppm/°Cのセラミック材で形成するとともに配線層5の一部周囲をフェライト粉末を含有した補助膜5aで被覆した。
請求項（抜粋）：
複数個の配線層を有する絶縁基体と蓋体とから成り、内部に半導体素子を収納するための空所を有する半導体素子収納用パッケージであって、前記蓋体を銅もしくは銅を主成分とする金属で形成し、且つ、前記絶縁基体を40〜400°Cにおける線熱膨張係数が10〜20ppm/°Cのセラミック材で形成するとともに配線層の一部周囲をフェライト粉末を含有した補助膜で被覆したことを特徴とする半導体素子収納用パッケージ。
IPC (4件)：
H01L 23/08 ,  H01L 23/00 ,  H01L 23/04 ,  H05K 9/00
FI (4件)：
H01L 23/08 C ,  H01L 23/00 B ,  H01L 23/04 G ,  H05K 9/00 J
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM