特許
J-GLOBAL ID:200903055108048993
トレンチソースラインを具えるフラッシュメモリ
発明者:
,
,
,
,
,
,
出願人/特許権者:
代理人 (1件):
志村 正和
公報種別:公開公報
出願番号(国際出願番号):特願2001-396687
公開番号(公開出願番号):特開2003-197780
出願日: 2001年12月27日
公開日(公表日): 2003年07月11日
要約:
【要約】【課題】 トレンチソースラインを具え、プログラミングを行う場合干渉が発生することがなく、読み取りを行う場合電流が降下することなく、かつ所定の導電率を維持できるフラッシュメモリを提供することを課題とする。【解決手段】 この発明によるフラッシュメモリは、トレンチが内部に形成された基板と、該トレンチの底面の領域に形成したドーピングトレンチソースラインと、該トレンチ内に形成する絶縁材質とを具え、さらに該基板上に形成する第1誘電層と、第1導電層と、第2誘電層と、第2導電層とを順に形成するとともに、該第1導電層をフローティングゲートとし、かつ該第2導電層を制御ゲートとする。
請求項(抜粋):
トレンチソースラインを具えるフラッシュメモリの製造方法であって、少なくとも次に掲げる製造工程を含んでなり、基板にパッド酸化層を形成し、窒化物層を該パッド酸化層上に形成し、該パッド酸化層と窒化物層上にパターンを形成し、エッチングによって該基板にトレンチを形成し、該トレンチの底面にイオンを打ち込んで、トレンチソースラインドーピング領域が形成されやすい状態にし、充填剤を該トレンチに充填し、化学機械研磨法で該基板を平坦化し、トンネル酸化物層を該基板上に形成し、第1導電層を該トンネル酸化層上に形成し、誘電層を該第1導電層上に形成し、第2導電層を該第1誘電層上に形成し、ゲート極構造を形成し、イオンを打ち込んでドレインとソースが形成されやすい状態にして、さらにイオンを打ち込んでハロー(halo)ドーピングエリアを形成することを特徴とするトレンチソースラインを具えるフラッシュメモリの製造方法。
IPC (4件):
H01L 21/8247
, H01L 27/115
, H01L 29/788
, H01L 29/792
FI (2件):
H01L 29/78 371
, H01L 27/10 434
Fターム (27件):
5F083EP02
, 5F083EP23
, 5F083EP54
, 5F083EP55
, 5F083EP56
, 5F083EP64
, 5F083EP65
, 5F083EP67
, 5F083EP70
, 5F083ER22
, 5F083JA04
, 5F083KA13
, 5F083PR03
, 5F083PR12
, 5F083PR21
, 5F083PR36
, 5F083PR40
, 5F101BA29
, 5F101BB05
, 5F101BD05
, 5F101BD06
, 5F101BD15
, 5F101BE07
, 5F101BH02
, 5F101BH03
, 5F101BH09
, 5F101BH14
引用特許: