特許
J-GLOBAL ID：200903055174690396
読み取り/書き込みアドレスバスを有するランダムアクセスメモリ並びに同メモリへの書き込み及び同メモリからの読み取り方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
絹谷 信雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-066514
公開番号（公開出願番号）：特開平11-328975
出願日： 1999年03月12日
公開日（公表日）： 1999年11月30日
要約：
【要約】 (修正有)【課題】半導体及び/または集積回路デバイスの分野に関し、より詳しくはランダムアクセスメモリと、同メモリへの書き込み及び同メモリからの読み取りの方法を提供する。【解決手段】 データ入力バスと、データ出力バスと、ランダムアクセスメモリアレイ内のランダム書き込みアドレスに、またランダム読み取りアドレスからデータを転送するように構成されたランダムアクセスメモリアレイと、ランダム読み取りアドレス及びランダム書き込みアドレスを提供するアドレスバスと、(i)周期信号の第1の移行に応答してランダムアクセスメモリアレイへのデータ転送動作を制御すると共に、(ii)周期信号の第2の移行に応答してランダムアクセスメモリアレイからのデータ転送動作を制御するように構成された第1の周期信号と、を有するランダムアクセスメモリである。ここで、上記周期信号の第2の移行は上記周期信号の第1の移行に対して相補的である。
請求項（抜粋）：
データ入力バスと、データ出力バスと、そのランダム書き込みアドレスにデータを転送すると共に、そのランダム読み取りアドレスからデータを転送するように構成されたランダムアクセスメモリアレイと、上記ランダム読み取りアドレス及び上記ランダム書き込みアドレスを提供するアドレスバスと、(i)周期信号の第1の移行(遷移)に応答して上記ランダムアクセスメモリアレイへのデータ転送動作を制御すると共に、(ii)上記周期信号の第2の移行に応答して上記ランダムアクセスメモリアレイからのデータ転送動作を制御するように構成された第1の周期信号と、を備えるランダムアクセスメモリであって、 上記周期信号の上記第2の移行が上記周期信号の上記第1の移行に対して相補的であるランダムアクセスメモリ。
IPC (3件)：
G11C 11/413
, G11C 7/00 312
, G11C 11/417
G11C 11/34 J
, G11C 7/00 312 Z
, G11C 11/34 305
出願人引用 (8件)
全件表示
審査官引用 (2件)
前のページに戻る
