特許
J-GLOBAL ID：200903055222943986
テストケース生成装置及びテストケース生成方法及びテストケース及びテスト方法
発明者：
,
出願人/特許権者：
代理人 (4件)：
溝井 章司
, 竹内 三明
, 山地 博人
, 小原 寿美子
公報種別：公開公報
出願番号（国際出願番号）：特願2003-117070
公開番号（公開出願番号）：特開2004-326237
出願日： 2003年04月22日
公開日（公表日）： 2004年11月18日
要約：
【課題】試験の再実行の抑止や、解析時間の大幅な短縮を実現することができるテストケース生成装置を提供する。【解決手段】解析支援情報を出力するシステムLSI機能検証方式において、テストケース生成装置が、プログラムカウンタ、汎用レジスタ、メモリ、入出力(I/O)を制御するレジスタなどの複数のH/W資源を有する回路をモデル化した機能モデルの動作を試験する試験手続きを備えたテストケース106を生成して記憶するテストケース生成部105と、テストケース生成部105が生成した試験手続きをシミュレータ108により実行し機能モデルの動作の試験の結果がエラーになる場合、このエラー原因を解析するためのエラー原因解析情報を生成してテストケース106に記憶する原因解析情報生成部156とを備えた。【選択図】 図1
請求項（抜粋）：
複数の資源を有する回路をモデル化した機能モデルの動作を試験する試験手続きを生成してテストケースとして記憶するテストケース生成部と、
テストケース生成部が生成した試験手続きによる機能モデルの動作の試験の結果がエラーになる場合、このエラー原因を解析するためのエラー原因解析情報を生成して記憶する原因解析情報生成部と
を備えたことを特徴とするテストケース生成装置。
IPC (1件)：
FI (3件)：
G06F17/50 672A
, G06F17/50 670G
, G06F17/50 672C
5B046AA08
, 5B046BA03
, 5B046JA01
, 5B046JA05
