半導体装置

発明者： , ,
出願人/特許権者：
代理人 (2件)：伊丹勝 , 田村和彦
公報種別：公開公報
出願番号（国際出願番号）：特願2007-235979
公開番号（公開出願番号）：特開2008-153620
出願日： 2007年09月11日
公開日（公表日）： 2008年07月03日
要約：

【課題】アバランシェ耐量を向上させることができる半導体装置を提供する。【解決手段】半導体装置の中央部である素子形成領域Mでは、垂直方向Yにnpn接合された半導体素子が形成されているが、半導体装置の終端領域Eには、n+型ソース層が形成されておらず、npn接合を備えたトランジスタは存在しない。終端領域Eにp型ベース層4に接続されて形成されたp型カラム層3の体積VEは、素子形成領域Mに形成されたp型カラム層3の体積VMよりも大きく形成されており、終端領域Eにおけるp-n間のネットチャージバランスは、素子形成領域Mのp-n間のネットチャージバランスに比べアンバランスである。【選択図】図1

請求項（抜粋）：

第1導電型基板上にカラム状に交互に隣接して繰り返し配置された第1導電型層及び第2導電型層と、前記第1導電型層と前記第2導電型層との上に形成された第2導電型ベース層と、前記第2導電型ベース層の表面から前記第1導電型層に達するよう形成されたトレンチ溝と、前記トレンチ溝の側面及び底面に形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記トレンチ溝の内側に形成されたゲート電極と、前記ゲート電極上に形成された層間絶縁膜と、前記第2導電型ベース層の表面に形成された第1導電型拡散層と、前記第1導電型拡散層上に形成された第1主電極と、前記第1導電型基板の底面に形成された第2主電極とを備え、前記第1導電型拡散層が形成された素子形成領域と、該素子形成領域の外周に設けられ前記第1導電型拡散層が形成されていない終端領域を有し、前記終端領域における前記第2導電型ベース層の下に形成されている前記第1導電型層と前記第1導電型層に隣接する前記第2導電型層との間の不純物のネットチャージ量のバランスは、前記素子形成領域における前記第1導電型層と前記第1導電型層に隣接する前記第2導電型層との間の不純物のネットチャージ量のバランスに比べてアンバランスであることを特徴とする半導体装置。

IPC (1件)：

H01L 29/78

FI (6件)：

H01L29/78 652H , H01L29/78 653A , H01L29/78 652N , H01L29/78 652M , H01L29/78 652D , H01L29/78 652C

引用特許：

出願人引用 (1件)

半導体装置
公報種別：公開公報出願番号：特願2003-111190 出願人：株式会社東芝

審査官引用 (4件)

半導体素子
公報種別：公開公報出願番号：特願2006-105792 出願人：株式会社東芝
半導体装置
公報種別：公開公報出願番号：特願2006-122976 出願人：NECエレクトロニクス株式会社
半導体装置
公報種別：公開公報出願番号：特願2003-111190 出願人：株式会社東芝

全件表示

前のページに戻る