特許
J-GLOBAL ID:200903056006068457
チップスタックパッケージとその製造方法
発明者:
,
,
,
,
出願人/特許権者:
代理人 (2件):
志賀 正武
, 渡邊 隆
公報種別:公開公報
出願番号(国際出願番号):特願2004-242970
公開番号(公開出願番号):特開2005-072596
出願日: 2004年08月23日
公開日(公表日): 2005年03月17日
要約:
【課題】 工程時間の短縮することで、コストを低減し、且つ、収率を向上させるチップパッケージとその製造方法を提供すること。【解決手段】 チップスタックパッケージは、複数の基板端子を備える第1面と、前記基板端子と電気的に接触する複数の接続端子を有する第2面を有する基板と、背面とチップ外周が形成されている活性面と前記活性面のチップ外周より外側へ延びて形成されるスクライブレーンの一定部分と前記スクライブレーンの一定部分内を貫通して形成され上下面を有する複数の第1接続ビアとを備える第1チップと、背面とチップ外周が形成されている活性面と前記活性面のチップ外周より外側へ延びて形成されているスクライブレーンの一定部分と前記スクライブレーンの一定部分内を貫通して形成され上下面を有する複数の第2接続ビアとを備える第2チップを備える。【選択図】 図3
請求項(抜粋):
複数の基板端子を有する第1面と、前記基板端子と電気的に接触する複数の接続端子を有する第2面とを備える基板と、
背面と、チップ外周が形成されている活性面と、前記活性面のチップ外周より外側へ延びて形成されるスクライブレーンの一定部分と、前記スクライブレーンの一定部分内とを貫通して形成されて、上下面を有する複数の第1接続ビアとを備える第1チップと、
背面と、チップ外周が形成されている活性面と、前記活性面のチップ外周より外側へ延びて形成されているスクライブレーンの一定部分と、前記スクライブレーンの一定部分内とを貫通して形成されて、上下面を有する複数の第2接続ビアとを有する第2チップとを備えるチップスタックパッケージにおいて、
前記第1チップは、前記基板の第1面に位置して、前記第1接続ビアの下部面と前記基板端子とが電気的に接続されることにより前記第1チップと前記基板の第1面とが電気的に接続され、
前記第2チップは、前記第1チップの活性面に位置して、前記第2接続ビアの下部面と前記第1接続ビアの上部面とが電気的に接続することにより前記第2チップと前記第1チップの活性面とが電気的に接続されることを特徴とする、チップスタックパッケージ。
IPC (5件):
H01L25/065
, H01L21/3205
, H01L23/52
, H01L25/07
, H01L25/18
FI (3件):
H01L25/08 Z
, H01L23/52 C
, H01L21/88 J
Fターム (32件):
5F033HH04
, 5F033HH07
, 5F033HH08
, 5F033HH11
, 5F033HH13
, 5F033HH18
, 5F033HH19
, 5F033HH33
, 5F033JJ07
, 5F033JJ08
, 5F033JJ11
, 5F033JJ13
, 5F033JJ18
, 5F033JJ19
, 5F033JJ33
, 5F033MM05
, 5F033MM13
, 5F033MM30
, 5F033NN05
, 5F033NN07
, 5F033PP06
, 5F033PP15
, 5F033PP27
, 5F033PP28
, 5F033QQ08
, 5F033QQ19
, 5F033QQ41
, 5F033QQ48
, 5F033VV07
, 5F033VV16
, 5F033XX33
, 5F033XX34
引用特許: