半導体メモリ及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：伊藤洋二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-203563
公開番号（公開出願番号）：特開2001-036048
出願日： 1999年07月16日
公開日（公表日）： 2001年02月09日
要約：

【要約】【課題】書き込み、消去、読み出し速度の向上が図れる半導体メモリ及びその製造方法を提供する。【解決手段】素子分離層3aを凹部2の深さよりも浅くなるように形成し、凹部2に凹みが残されるように構成する。そして、フローティングゲート5及びコントロールゲート7が、凹み内まで入り込むようにする。このように、フローティングゲート5及びコントロールゲート7が凹み内まで形成されるようにすることで、その凹みの深さ分だけフローティングゲート5とコントロールゲート7が長くできる。これにより、書き込み、消去、読み出し速度の向上を図ることができる。

請求項（抜粋）：

半導体基板(1)の一表面に第1のゲート絶縁膜(4)を介して形成されたフローティングゲート(5)と、該フローティングゲート上に第2のゲート絶縁膜(6)を介して形成されたコントロールゲート(7)とを備えてなるメモリセルを複数有してなり、前記半導体基板の表面に形成した凹部(2)内に絶縁膜からなる素子分離層(3a)を配置することにより前記複数のメモリセルを素子分離してなる半導体メモリにおいて、前記素子分離層は、前記凹部の深さよりも浅くなるように形成され、前記凹部に凹みが残されるように構成されており、前記フローティングゲート及び前記コントロールゲートは、前記凹み内まで入り込むように形成されていることを特徴とする半導体メモリ。

IPC (5件)：

H01L 27/115 , H01L 27/10 481 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (3件)：

H01L 27/10 434 , H01L 27/10 481 , H01L 29/78 371

Fターム (24件)：

5F001AA23 , 5F001AA25 , 5F001AA30 , 5F001AB02 , 5F001AB08 , 5F001AB09 , 5F001AD12 , 5F001AD21 , 5F001AD60 , 5F001AE02 , 5F001AG07 , 5F001AG40 , 5F083EP03 , 5F083EP13 , 5F083EP23 , 5F083EP27 , 5F083EP47 , 5F083EP53 , 5F083GA01 , 5F083GA22 , 5F083NA01 , 5F083ZA03 , 5F083ZA05 , 5F083ZA07

引用特許：

審査官引用 (6件)

不揮発性半導体記憶装置
公報種別：公開公報出願番号：特願平8-170411 出願人：株式会社東芝
チャネル・ホット電子注入により書き込まれたEEPROMセル及びその形成方法
公報種別：公開公報出願番号：特願平8-177765 出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション
不揮発性半導体記憶装置及びその製造方法
公報種別：公開公報出願番号：特願平6-248436 出願人：株式会社東芝

全件表示

前のページに戻る