特許
J-GLOBAL ID:200903056107565575

薄膜トランジスタマトリクス基板及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 井桁 貞一
公報種別:公開公報
出願番号(国際出願番号):特願平9-337550
公開番号(公開出願番号):特開平11-038449
出願日: 1997年12月08日
公開日(公表日): 1999年02月12日
要約:
【要約】 (修正有)【課題】 液晶ディスプレイ等の駆動に用いる薄膜トランジスタマトリクス基板に関し、ドレインバスライン、ゲートバスラインの断線及び層間短絡を全てマトリックス内部で修正する。【解決手段】 ゲート電極層の蓄積容量から分岐される補助電極のドレイン電極4Dとの交差部分、該補助電極とドレイン電極層で形成された第1電極との交差部分、およびゲートバスライン1を挟んで対向する該補助電極端とゲート絶縁膜を介してドレイン電極4Dに対向して配置されたドレイン電極層の第2電極との交差部分の3つ交差部分の中、少なくとも1つの交差部分を有する構成とし、層間短絡やバスラインの断線が生じた場合には、補助電極のドレイン電極4Dとの交差部分をレーザ照射により短絡させたり、補助電極をレーザ照射により切断する等の手段によりに薄膜トランジスタマトリクス基板を修正する。
請求項(抜粋):
絶縁性基板上に形成され、ゲート電極、ゲート絶縁膜、動作半導体膜、ソース・ドレイン電極からなる薄膜トランジスタの該ゲート電極同志を接続するゲートバスラインと、該ドレイン電極同志を接続するドレインバスラインと、これらの上部に形成される保護絶縁膜と、該薄膜トランジスタのソース電極に接続されている画素電極と、ゲート絶縁膜を介して該画素電極に対向して配置されゲートバスラインと平行に延在し該ゲート電極層に設けられた蓄積容量バスラインと、蓄積容量バスラインから分岐しドレインバスラインと平行に近接させて配置された補助容量電極とで構成され、集積・マトリクス化してなる薄膜トランジスタマトリクス基板において、ゲート電極層の該蓄積容量バスラインから分岐される補助容量電極はドレインバスラインに沿って延在し補助容量電極の一部はドレインバスラインと重なり領域を有していることを特徴とする薄膜トランジスタマトリクス基板。
IPC (4件):
G02F 1/136 500 ,  G02F 1/1343 ,  G09F 9/30 338 ,  H01L 29/786
FI (4件):
G02F 1/136 500 ,  G02F 1/1343 ,  G09F 9/30 338 ,  H01L 29/78 612 C
引用特許:
審査官引用 (15件)
全件表示

前のページに戻る