特許
J-GLOBAL ID：200903056135983625
半導体装置およびその作製方法
発明者：
,
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平9-282559
公開番号（公開出願番号）：特開平11-103066
出願日： 1997年09月29日
公開日（公表日）： 1999年04月13日
要約：
【要約】【課題】 簡易な製造工程によって、量産性が高く、且つ、信頼性及び再現性の高い半導体装置を提供する。【解決手段】結晶構造を有する半導体層で形成されたボトムゲイト型の半導体装置の構成において、ソース/ドレイン領域を、第1の導電層(n+ 層)、それより高抵抗な第2の導電層(n- 層)及び真性または実質的に真性な半導体層(i層)からなる積層構造で構成する。この時、n- 層はLDD領域として機能し、i層は膜厚方向のオフセット領域として機能する。
請求項（抜粋）：
複数のゲイト配線と、複数のソース配線と、各画素に配置されたボトムゲイト型薄膜トランジスタ及び画素電極に接続された補助容量とを有する画素マトリクス回路を備えた半導体装置であって、前記薄膜トランジスタのソース領域と、ドレイン領域と、少なくとも1つのチャネル形成領域とが形成される薄膜半導体層は結晶構造を有し、前記ソース領域及びドレイン領域は、ゲイト絶縁膜に向かって少なくとも第1の導電層、当該第1の導電層よりも高抵抗な第2の導電層及び前記チャネル形成領域と同一導電型の第1の半導体層からなる積層構造を有し、前記第1及び第2の導電層に導電性を付与する不純物の濃度プロファイルは、前記第1の導電層から前記第2の導電層にかけて連続的に変化し、前記補助容量は、ゲイト配線と同一の導電膜でなる第1の電極と、前記第1の電極に接する誘電体と、前記誘電体に接し、前記チャネル形成領域と同一導電型の第2の半導体層でなる第2の電極とを有することを特徴とする半導体装置。
IPC (3件)：
H01L 29/786
, G02F 1/136 500
, H01L 21/336
H01L 29/78 616 U
, G02F 1/136 500
, H01L 29/78 616 V
, H01L 29/78 616 A
, H01L 29/78 617 K
, H01L 29/78 618 G
, H01L 29/78 627 G
