半導体記憶装置

発明者： , , , , , ,
出願人/特許権者：
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-198841
公開番号（公開出願番号）：特開平7-235193
出願日： 1994年08月23日
公開日（公表日）： 1995年09月05日
要約：

【要約】【目的】 1ページ分のデータを複数本の制御ゲートに同時コピー可能とした半導体記憶装置を提供すること。【構成】複数本のビット線BLと複数本のワード線WLとの交差部に配設されたメモリセルMCと、ワード線WLにより選択されたメモリセルMCにビット線BLを介してデータを書き込むデータラッチ回路DLと、ワード線WLを選択するためのアドレスを一時記憶するアドレスデータラッチ回路ALとを備えた半導体記憶装置において、データラッチ回路DLに記憶されたデータをビット線BLを介してメモリセルMCに書き込む際の特殊モードとして、アドレスデータラッチ回路ALに記憶されたアドレスに応じて少なくとも2本のワード線WLを選択し、該選択したワード線WLに接続されたメモリセルMCに、データラッチ回路DLに記憶されたデータを同時に書き込むモードを有することを特徴とする。

請求項（抜粋）：

複数本のビット線と、これらのビット線と交差して配設された複数本のワード線と、前記ビット線とワード線との交差位置にそれぞれ配置されワード線により駆動されてビット線との間でデータのやり取りを行うメモリセルと、前記ワード線により選択されたメモリセルに前記ビット線を介して書き込むデータを記憶するデータラッチ回路と、前記ワード線を選択するためのアドレスを一時記憶するアドレスデータラッチ回路とを備えた半導体記憶装置であって、前記データラッチ回路に記憶されたデータを前記ビット線を介して前記メモリセルに書き込む際のモードとして、前記アドレスデータラッチ回路に記憶されたアドレスに応じて1本のワード線を選択し、該選択したワード線に接続されたメモリセルに、前記データラッチ回路に記憶されたデータを書き込む通常モードと、前記アドレスデータラッチ回路に記憶されたアドレスに応じて少なくとも2本のワード線を選択し、該選択したワード線に接続されたメモリセルに、前記データラッチ回路に記憶されたデータを同時に書き込む特殊モードとを有することを特徴とする半導体記憶装置。

IPC (3件)：

G11C 16/06 , G11C 29/00 303 , H01L 29/78

FI (3件)：

G11C 17/00 510 F , G11C 17/00 309 E , H01L 29/78

引用特許：

審査官引用 (4件)

特開昭64-076600
特開平4-003394
不揮発性半導体記憶装置
公報種別：公開公報出願番号：特願平4-281193 出願人：株式会社東芝

全件表示

前のページに戻る