特許
J-GLOBAL ID:200903056243550450
プラズマ前処理モジュールを具備した装置における半導体素子の製造方法
発明者:
,
,
,
,
出願人/特許権者:
代理人 (1件):
八田 幹雄 (外4名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-349915
公開番号(公開出願番号):特開2002-222861
出願日: 2001年11月15日
公開日(公表日): 2002年08月09日
要約:
【要約】【課題】 半導体基板上にコンタクトホールを形成した後、後続膜を蒸着するまでの一連の前処理工程をクラスター化されたプラズマ装置で行うことによって工程時間を短縮できる半導体素子の製造方法を提供する。【解決手段】 フォトレジストパターンを蝕刻マスクとして使用して半導体基板上に形成されたシリコン含有物質を露出させるコンタクトホールを形成した後、前記半導体基板をプラズマ前処理モジュールおよび蒸着モジュールが真空状態で互いに連結される、クラスター装置にローディングさせる。次いで、前記半導体基板を前記プラズマ前処理モジュールに移送させた後、前記フォトレジストパターンをアッシングして除去し、前記コンタクトホール下部の損傷層を除去した後、前記コンタクトホール内に後続膜を蒸着する前に前処理洗浄を行う。次いで、前記前処理洗浄が行われた前記半導体基板を、真空を維持しつつ前記蒸着モジュールに移送して前記コンタクトホール内に後続膜を蒸着する。
請求項(抜粋):
フォトレジストパターンを蝕刻マスクとして使用して半導体基板上に形成されたシリコン含有物質を露出させるコンタクトホールを形成する段階と、前記半導体基板をプラズマ前処理モジュールおよび蒸着モジュールが真空状態で互いに連結されるクラスター装置にローディングさせる段階と、前記半導体基板を前記プラズマ前処理モジュールに移送させた後、前記フォトレジストパターンをアッシングして除去する段階と、前記プラズマ前処理モジュールでコンタクトホール下部の損傷層を除去する段階と、前記プラズマ前処理モジュールで前記コンタクトホール内に後続膜を蒸着する前に前処理洗浄を行う段階と、前記前処理洗浄が行われた前記半導体基板を、真空を維持しつつ前記蒸着モジュールに移送して前記コンタクトホール内に後続膜を蒸着する段階とを含むプラズマ前処理モジュールを具備した装置における半導体素子の製造方法。
IPC (3件):
H01L 21/768
, H01L 21/28
, H01L 21/3065
FI (4件):
H01L 21/28 B
, H01L 21/28 L
, H01L 21/90 C
, H01L 21/302 H
Fターム (48件):
4M104AA01
, 4M104BB01
, 4M104CC05
, 4M104DD02
, 4M104DD04
, 4M104DD16
, 4M104DD22
, 4M104DD78
, 4M104DD86
, 4M104EE09
, 4M104EE17
, 4M104FF14
, 4M104HH14
, 5F004AA14
, 5F004AA16
, 5F004BA20
, 5F004BB03
, 5F004BB05
, 5F004BB14
, 5F004BB18
, 5F004BB25
, 5F004BC06
, 5F004BD01
, 5F004BD07
, 5F004DA17
, 5F004DA23
, 5F004DA24
, 5F004DA26
, 5F004DB26
, 5F004EB01
, 5F033HH04
, 5F033HH25
, 5F033MM07
, 5F033MM15
, 5F033QQ09
, 5F033QQ37
, 5F033QQ73
, 5F033QQ82
, 5F033QQ92
, 5F033RR04
, 5F033RR06
, 5F033SS11
, 5F033TT08
, 5F033WW03
, 5F033WW06
, 5F033WW07
, 5F033XX03
, 5F033XX21
引用特許: