特許
J-GLOBAL ID：200903056422440845

半導体装置

発明者：
倉持 俊幸

倉持 俊幸 について


出願人/特許権者：
新光電気工業株式会社

新光電気工業株式会社 について


代理人 (6件)： 青木 篤 ,  石田 敬 ,  古賀 哲次 ,  永坂 友康 ,  亀松 宏 ,  西山 雅也
公報種別：公開公報
出願番号（国際出願番号）：特願2005-242641
公開番号（公開出願番号）：特開2007-059596
出願日： 2005年08月24日
公開日（公表日）： 2007年03月08日
要約：
【課題】 プリント配線基板の同一面に、フリップチップ接続された半導体チップと、この半導体チップ用の外部接続端子としてのはんだボールとが共に配設されている半導体装置において、半導体チップのコーナー部に対面するダムコーナー部でアンダーフィル流のオーバフロー発生を確実に防止した半導体装置を提供する。【解決手段】 プリント配線基板の表面に半導体チップがフリップチップ接続された半導体装置であって、 基板表面において、アンダーフィル流出範囲制限用の枠状ダムが半導体チップの全周を取り囲み、枠状ダムの外側に半導体チップ用の外部接続端子としてのはんだボールが配設されており、フリップチップ接続箇所およびはんだボール配設箇所を除く基板表面がソルダーレジスト層で覆われており、 半導体チップのコーナー部と、これに対面する上記枠状ダムのコーナー部との間の領域内において、ソルダーレジスト層に掘り込みを設けた。【選択図】 図3
請求項（抜粋）：
プリント配線基板の表面に半導体チップがフリップチップ接続された半導体装置であって、 上記基板表面において、アンダーフィル流出範囲制限用の枠状ダムが該半導体チップの全周を取り囲み、該枠状ダムの外側に該半導体チップ用の外部接続端子が配設されており、上記フリップチップ接続箇所および上記外部接続端子配設箇所を除く上記基板表面がソルダーレジスト層で覆われており、 上記半導体チップのコーナー部と、これに対面する上記枠状ダムのコーナー部との間の領域内において、上記ソルダーレジスト層に掘り込みを設けたことを特徴とする半導体装置。
IPC (3件)：
H01L 23/28 ,  H01L 21/56 ,  H01L 23/12
FI (3件)：
H01L23/28 C ,  H01L21/56 E ,  H01L23/12 501S
Fターム (7件)：
4M109AA01 ,  4M109BA03 ,  4M109CA06 ,  4M109DB08 ,  5F061AA01 ,  5F061BA03 ,  5F061CA06
引用特許：
出願人引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM