特許

J-GLOBAL ID：200903056548561524

半導体装置および半導体装置製造用基板並びにその製造方法

発明者： 中田 健
出願人/特許権者： ユーディナデバイス株式会社
代理人 (3件)： 片山 修平 ,  横山 照夫 ,  八田 俊之
公報種別：公開公報
出願番号（国際出願番号）：特願2006-096159
公開番号（公開出願番号）：特開2007-273649
出願日： 2006年03月30日
公開日（公表日）： 2007年10月18日
要約：

【課題】Si基板のGaN系半導体層との界面付近に形成されたP型拡散領域を介し流れる電流を抑制することが可能な半導体装置および半導体装置製造用基板並びにその製造方法を提供すること。【解決手段】本発明は、元素がイオン注入されたSi基板(10)と、Si基板(10)上に設けられたGaN、AlNおよびInNの少なくとも1つを含む半導体層(20)と、半導体層(20)上に設けられた電極(22、24、26)と、を具備することを特徴とする半導体装置および半導体装置製造用基板並びにその製造方法である。【選択図】図2

請求項（抜粋）：

元素がイオン注入されたSi基板と、 該Si基板上に設けられたGaN、AlNおよびInNの少なくとも1つを含む半導体層と、 該半導体層上に設けられた電極と、を具備することを特徴とする半導体装置。

IPC (8件)：

H01L 21/338 ,  H01L 29/778 ,  H01L 29/812 ,  H01L 21/28 ,  H01L 29/417 ,  H01S 5/183 ,  H01S 5/343 ,  H01L 21/205

FI (7件)：

H01L29/80 H ,  H01L21/28 301B ,  H01L21/28 301R ,  H01L29/50 J ,  H01S5/183 ,  H01S5/343 610 ,  H01L21/205

Fターム (56件)：

4M104AA01 ,  4M104AA04 ,  4M104BB05 ,  4M104BB14 ,  4M104CC01 ,  4M104CC03 ,  4M104DD34 ,  4M104DD68 ,  4M104FF13 ,  4M104GG12 ,  5F045AA04 ,  5F045AB09 ,  5F045AB14 ,  5F045AB17 ,  5F045AD14 ,  5F045AD15 ,  5F045AF03 ,  5F045AF04 ,  5F045AF05 ,  5F045DA53 ,  5F045EB15 ,  5F045HA04 ,  5F045HA05 ,  5F045HA06 ,  5F102FA00 ,  5F102FA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ03 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GQ01 ,  5F102GR01 ,  5F102GS01 ,  5F102GT01 ,  5F102GV08 ,  5F102HC01 ,  5F102HC07 ,  5F102HC11 ,  5F102HC19 ,  5F102HC21 ,  5F173AA05 ,  5F173AA16 ,  5F173AC15 ,  5F173AC35 ,  5F173AC52 ,  5F173AH22 ,  5F173AH48 ,  5F173AJ03 ,  5F173AJ05 ,  5F173AJ10 ,  5F173AP05 ,  5F173AP54 ,  5F173AP63

引用特許：

出願人引用 (1件)

• 半導体装置及びその製造方法及び半導体チップ及びその実装方法
  公報種別：公開公報   出願番号：特願2001-260118   出願人：セイコーエプソン株式会社

審査官引用 (3件)

• 化合物半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平7-139029   出願人：富士通株式会社
• MOSトランジスタおよびその製造方法
  公報種別：公開公報   出願番号：特願平8-066150   出願人：日本電信電話株式会社
• MIS型トランジスタ及びその作製方法
  公報種別：公開公報   出願番号：特願平6-017757   出願人：ソニー株式会社