絶縁ゲート型半導体素子及びその製造方法

発明者： ,
出願人/特許権者：
代理人 (2件)：木村満 , 毛受隆典
公報種別：公開公報
出願番号（国際出願番号）：特願2003-166939
公開番号（公開出願番号）：特開2004-228553
出願日： 2003年06月11日
公開日（公表日）： 2004年08月12日
要約：

【課題】ラッチアップが生じ難く、負荷短絡耐量が大きな絶縁ゲート型半導体素子及びその製造方法を提供する。【解決手段】半導体基板10の表面には、バスライン20の第1及び第2の幹部23、24に櫛歯状に接続された、互いに並行してバスライン20の環状部22に向かって延伸する複数のゲート電極31が設けられている。半導体基板10の表面にはゲート電極31に沿って、p型ベース領域13が帯状に露出している。エミッタ領域14は、p型ベース領域13の内側を同一直線上に、島状に、間欠的に露出している。【選択図】図1

請求項（抜粋）：

第1導電型の第1半導体領域と、前記第1半導体領域の表面領域に帯状に形成された第2導電型の第2半導体領域と、前記第2半導体領域の表面領域に形成された第1導電型の第3半導体領域と、前記第1半導体領域と前記第3半導体領域とに挟まれた前記第2半導体領域に対向するように設けられた帯状のゲート電極と、を備え、前記第3半導体領域は、前記第2半導体領域に沿って間欠的に設けられている、ことを特徴とする絶縁ゲート型半導体素子。

IPC (2件)：

H01L29/78 , H01L21/336

FI (5件)：

H01L29/78 652B , H01L29/78 652K , H01L29/78 652S , H01L29/78 655G , H01L29/78 658A

引用特許：

審査官引用 (7件)

MOS技術パワーデバイス
公報種別：公開公報出願番号：特願平8-288758 出願人：エスジーエス-トムソンマイクロエレクトロニクスエッセエッレエーレ, コンソルツィオペルラリセルカスーラマイクロエレットロニカネルメッツォジオルノ
自動調心陰極パターンを有する絶縁ゲートバイポーラトランジスタ及びその製造方法
公報種別：公開公報出願番号：特願平6-068667 出願人：アーベーベーマネージメントアクチェンゲゼルシャフト
特開平1-265569

全件表示

前のページに戻る