特許
J-GLOBAL ID：200903056613038524
シリコン製MOSトランジスタの製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
三俣 弘文
公報種別：公開公報
出願番号（国際出願番号）：特願2000-005292
公開番号（公開出願番号）：特開2000-208605
出願日： 2000年01月05日
公開日（公表日）： 2000年07月28日
要約：
【要約】【課題】 出力インピーダンスを増加させたアナログ用のMOSトランジスタを提供すること。【解決手段】 出力インピーダンスの増加は、ドレインディプレーション幅を低下させることにより得られる。本発明のMOSトランジスタ構造は、薄くドープしたドレイン(LDD34)に加えて、そのLDD34とは反対の導電型で、チャネルドーピングよりも高レベルのドーピングノードの追加の注入層36により得られる。この追加の注入領域36により、ディプレーション層の拡張を閉じこめその幅を低減する。このように、閉じこめることにより、出力インピーダンスを増加させ、その結果トランジスタのゲインを大きくとれる。
請求項（抜粋）：
(A)第1導電型のシリコン製基板(41)の上に、ゲート誘電体層(43)を成長させるステップ(図5)と、(B)前記ゲート誘電体層の上にポリシリコン層(44)を堆積するステップ(図6)と、(C)前記ポリシリコン層の一部が露出するように、選択的にマスク(46)するステップ(図7)と、(D)前記ポリシリコン層の一部をエッチングで除去して、ポリシリコンゲートを形成するエッチングステップ(図7)と、(E)前記シリコンゲートをマスクとして用いて、前記シリコン製基板内に第2導電型の不純物を注入することにより、薄くドープしたドレイン(LDD注入領域48)を形成するステップ(図8)と、(F)前記シリコンゲートをマスクとして用いて、前記シリコン製基板内に第1導電型の不純物を注入することにより、薄くドープしたドレイン(ディプレーション制御注入領域51)を形成するステップ(図9)と、(G)前記シリコンゲートに、側壁スペーサ(71)を形成するステップ(図11)と、(H)前記側壁スペーサをマスクとして用いて、前記シリコン製基板内に第2導電型の不純物を注入することにより、薄くドープしたドレイン(ソース領域とドレイン領域73)を形成するステップ(図12)とを有することを特徴とするシリコン製MOSトランジスタの製造方法。
IPC (3件)：
H01L 21/70
, H01L 29/78
, H01L 21/336
H01L 21/70
, H01L 29/78 301 L
, H01L 29/78 301 S
