特許
J-GLOBAL ID：200903056775519712

半導体装置

発明者：
中川 明夫

中川 明夫 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (2件)： 伊丹 勝 ,  田村 和彦
公報種別：公開公報
出願番号（国際出願番号）：特願2005-193597
公開番号（公開出願番号）：特開2007-012977
出願日： 2005年07月01日
公開日（公表日）： 2007年01月18日
要約：
【課題】 SJ構造を有する半導体装置の更なる微細化を可能とする方法を提供する。【解決手段】 第1導電型の第1の半導体層11と、第1の半導体層11の一方の面側に形成された第1の主電極22と、第1の半導体層11の他方の面側に形成され、面方向に交互に配置された第1導電型の第2の半導体層12および第2導電型の第3の半導体層13と、第2の半導体層12および第3の半導体層13の表面に形成された第2導電型の第4の半導体層14と、第4の半導体層14の表面に形成された第1導電型の第5の半導体層15と、第4及び第5半導体層14,15を貫通し第2の半導体層12に達するトレンチ内に絶縁膜を介して形成された制御電極と、トレンチの形成後にトレンチの底部にトレンチの底部を包み込むように形成された第1導電型の第6の半導体層19と、第4及び第5の半導体層に接続された第2の主電極21とを備える。【選択図】 図1
請求項（抜粋）：
第1導電型の第1の半導体層と、 前記第1の半導体層の一方の面側に形成された第1の主電極と、 前記第1の半導体層の他方の面側に形成され、第1導電型の第2の半導体層およびこの第2の半導体層に対して面方向に周期的に配置された第2導電型の第3の半導体層と、 前記第2の半導体層および第3の半導体層の表面に形成された第2導電型の第4の半導体層と、 前記第4の半導体層の表面に形成された第1導電型の第5の半導体層と、 前記第4及び第5半導体層を貫通し前記第2の半導体層に達するトレンチ内に絶縁膜を介して形成された制御電極と、 前記トレンチの形成後に前記トレンチの底部に形成された第1導電型の第6の半導体層と、 前記第4及び第5の半導体層に接続された第2の主電極と を備えてなることを特徴とする半導体装置。
IPC (3件)：
H01L 29/78 ,  H01L 29/739 ,  H01L 21/336
FI (4件)：
H01L29/78 652H ,  H01L29/78 653C ,  H01L29/78 655B ,  H01L29/78 658F
引用特許：
出願人引用 (1件) 審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM