特許

J-GLOBAL ID：200903056879390967

フラッシュメモリ装置及びそれのプログラム方法

発明者： 金 武星
出願人/特許権者： 三星電子株式会社
代理人 (4件)： 志賀 正武 ,  渡邊 隆 ,  村山 靖彦 ,  実広 信哉
公報種別：公開公報
出願番号（国際出願番号）：特願2006-105400
公開番号（公開出願番号）：特開2006-313613
出願日： 2006年04月06日
公開日（公表日）： 2006年11月16日
要約：

【課題】フラッシュメモリ装置及びそれのプログラム方法を提供する。【解決手段】本発明によるフラッシュメモリ装置は、行と列に配列されたメモリセルで構成されたメモリセルアレイと、プログラム動作の時、プルグラム電圧、絶縁破壊防止電圧、及びパス電圧を発生するように構成されたワードライン電圧発生回路と、前記プログラム電圧、前記絶縁破壊防止電圧、及び前記パス電圧が供給され、行アドレスに応答して前記行のうちの一つを選択する行選択回路とを含み、前記絶縁破壊防止電圧は前記プログラム電圧より低く、前記パス電圧より高く、前記行選択回路は前記選択された行を前記プログラム電圧で駆動し、前記選択された行のすぐ隣に隣接した少なくとも一つの行を前記絶縁破壊防止電圧で駆動し、残りの行を前記パス電圧で駆動する。【選択図】図1

請求項（抜粋）：

行と列に配列されたメモリセルで構成されたメモリセルアレイと、 プログラム動作の時、プログラム電圧、絶縁破壊防止電圧、及びパス電圧が発生するように構成されたワードライン電圧発生回路と、 前記プログラム電圧、前記絶縁破壊防止電圧、及び前記パス電圧が供給され、行アドレスに応答して前記行の中の一つを選択する行選択回路とを含み、 前記絶縁破壊防止電圧は前記プログラム電圧より低く、前記パス電圧より高く、前記行選択回路は前記選択された行を前記プログラム電圧で駆動し、前記選択された行のすぐ隣に隣接している少なくとも一つの行を前記絶縁破壊防止電圧で駆動し、残りの行を前記パス電圧で駆動することを特徴とするフラッシュメモリ装置。

IPC (3件)：

G11C 16/02 ,  G11C 16/04 ,  G11C 16/06

FI (5件)：

G11C17/00 611F ,  G11C17/00 611E ,  G11C17/00 622E ,  G11C17/00 632A ,  G11C17/00 633D

Fターム (11件)：

5B125BA02 ,  5B125CA16 ,  5B125CA19 ,  5B125DB02 ,  5B125EA05 ,  5B125EC06 ,  5B125EG02 ,  5B125EG08 ,  5B125EG14 ,  5B125EG18 ,  5B125FA02

引用特許：

出願人引用 (8件)

• 米国特許第5,677,873号
  
• 米国特許第5,991,202号
  
• 米国特許第5,715,194号
  
• 米国特許第6,061,270号
  
• 内部Vpp発生回路
  公報種別：公開公報   出願番号：特願平9-319556   出願人：日本電気株式会社
• 電圧発生器、メモリ回路、および複数の所定電圧値を発生するための方法
  公報種別：公開公報   出願番号：特願平7-312721   出願人：エスジーエス-トムソン・マイクロエレクトロニクス・ソチエタ・ア・レスポンサビリタ・リミタータ
• 不揮発性半導体記憶装置及びそれを備えてなる液晶表示装置
  公報種別：公開公報   出願番号：特願2003-208875   出願人：舛岡富士雄, シャープ株式会社
• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願2003-291357   出願人：株式会社東芝

審査官引用 (4件)

• 内部Vpp発生回路
  公報種別：公開公報   出願番号：特願平9-319556   出願人：日本電気株式会社
• 電圧発生器、メモリ回路、および複数の所定電圧値を発生するための方法
  公報種別：公開公報   出願番号：特願平7-312721   出願人：エスジーエス-トムソン・マイクロエレクトロニクス・ソチエタ・ア・レスポンサビリタ・リミタータ
• 不揮発性半導体記憶装置及びそれを備えてなる液晶表示装置
  公報種別：公開公報   出願番号：特願2003-208875   出願人：舛岡富士雄, シャープ株式会社
• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願2003-291357   出願人：株式会社東芝