特許
J-GLOBAL ID：200903057184074165

半導体デバイスの製造方法

発明者：
小西 信夫

小西 信夫 について


出願人/特許権者：
東京エレクトロン株式会社

東京エレクトロン株式会社 について


代理人 (1件)： 金本 哲男 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-340783
公開番号（公開出願番号）：特開平10-214825
出願日： 1997年11月26日
公開日（公表日）： 1998年08月11日
要約：
【要約】【課題】【解決手段】 半導体基板Wの表面に形成された絶縁膜1上にフォトレジスト膜2を形成し、該フォトレジスト膜2の露光および現像を行った後、絶縁膜1を選択的にエッチングして、半導体基板Wの表面に配線層4を形成し、その後、半導体基板Wの表面を研磨する製造方法において、エッチングする前にフォトレジスト膜2にドーパント5を注入してのエッチング耐性を向上させておく。本方法は、半導体基板Wの表面に配線層4を形成する前に、フォトレジスト膜2の除去は行わない。また、半導体基板Wの表面を研磨する際に、フォトレジスト膜2を一緒に研磨して除去しても良い。
請求項（抜粋）：
半導体基板の表面に形成された絶縁膜上にフォトレジスト膜を形成する工程と、該フォトレジスト膜の露光および現像を行う工程と、該露光および現像の後、前記絶縁膜を選択的にエッチングする工程とを含む方法において、前記エッチングする前に前記フォトレジスト膜のエッチング耐性を向上させる工程を更に含むことを特徴とする、半導体デバイスの製造方法。
IPC (5件)：
H01L 21/3065 ,  G03F 7/40 521 ,  H01L 21/027 ,  H01L 21/304 321 ,  H01L 21/3213
FI (6件)：
H01L 21/302 H ,  G03F 7/40 521 ,  H01L 21/304 321 M ,  H01L 21/30 570 ,  H01L 21/30 572 Z ,  H01L 21/88 D
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM