特許
J-GLOBAL ID：200903057198317397

半導体装置及びその製造方法

発明者：
渋江 人志

渋江 人志 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願2001-017800
公開番号（公開出願番号）：特開2002-222914
出願日： 2001年01月26日
公開日（公表日）： 2002年08月09日
要約：
【要約】【課題】 半導体素子の外形サイズに制約されることなく、任意の外形サイズの半導体素子を積層することができる半導体装置及びその製造方法を提供し、上下に積層される半導体素子のあらゆる形状の組合せにおいても、高密度実装化を可能にする。【解決手段】 半導体装置41において、配線基板43上にフリップチップボンディングされる第一の半導体素子45と、この第一の半導体素子45を包囲して配線基板43上に設けられる樹脂周壁47と、この樹脂周壁47の内方に充填されて硬化される封止用樹脂49と、この封止用樹脂49の上面に背面が固着され表面に設けられた電極が配線基板43の配線にボンディングワイヤー50によって接続される第二の半導体素子51とを設けた。
請求項（抜粋）：
配線基板上にフリップチップボンディングされる第一の半導体素子と、該第一の半導体素子を包囲して前記配線基板上に設けられる樹脂周壁と、該樹脂周壁の内方に充填されて硬化される封止用樹脂と、該封止用樹脂の上面に背面が固着され表面に設けられた電極が前記配線基板の配線にボンディングワイヤーによって接続される第二の半導体素子とを具備したことを特徴とする半導体装置。
IPC (8件)：
H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 21/52 ,  H01L 21/56 ,  H01L 21/60 301 ,  H01L 21/60 311 ,  H01L 23/28
FI (7件)：
H01L 21/52 A ,  H01L 21/52 D ,  H01L 21/56 R ,  H01L 21/60 301 A ,  H01L 21/60 311 S ,  H01L 23/28 C ,  H01L 25/08 Z
Fターム (16件)：
4M109AA01 ,  4M109CA06 ,  4M109DB06 ,  5F044AA02 ,  5F044JJ03 ,  5F044KK01 ,  5F044LL11 ,  5F044RR03 ,  5F044RR17 ,  5F044RR18 ,  5F047BA21 ,  5F047BB13 ,  5F061AA02 ,  5F061BA03 ,  5F061CA06 ,  5F061CB02
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM