半導体装置の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：佐藤隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平8-358133
公開番号（公開出願番号）：特開平10-200066
出願日： 1996年12月29日
公開日（公表日）： 1998年07月31日
要約：

【要約】【課題】簡略化された工程で、しかも集積度が向上したCOB型DRAM等の半導体装置の製造方法を提供する。【解決手段】トランジスタSTrを形成し、トランジスタSTrを埋める層間絶縁膜23を形成し、層間絶縁膜23を貫通するビット線コンタクト孔を開口した後、このコンタクト孔を導電性材料で埋めて柱状のプラグ32を形成し、プラグを含んで該層間絶縁膜にビット線用の溝を形成し該ビット線用溝BLCを導電性材料で埋め込み、ビット線用溝を埋めた導電性材料をエッチングしてビット線用溝の深さと導電性材料の高さを同じくするか又は導線性材料の厚さを低くして埋込ビット線BLを形成し、埋込ビット線BLを絶縁膜で埋め込み、キャパシタCAPを形成する。

請求項（抜粋）：

トランジスタを形成する工程と、該トランジスタを埋める層間絶縁膜を形成する工程と、該層間絶縁膜を貫通するビット線コンタクト孔を開口した後、このコンタクト孔を導電性材料で埋めて柱状のプラグを形成する工程と、該プラグを含んで該層間絶縁膜にビット線用の溝を形成する工程と、該ビット線用溝を導電性材料で埋め込む工程と、該ビット線用溝を埋めた導電性材料をエッチングして該ビット線用溝の深さと導電性材料の高さを同じくするか又は導線性材料の厚さを低くして埋込ビット線を形成する工程と、該埋込ビット線を絶縁膜で埋め込む工程と、キャパシタを形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 27/108 , H01L 21/8242

FI (2件)：

H01L 27/10 621 C , H01L 27/10 681 F

引用特許：

審査官引用 (6件)

特開平3-283658
特開平4-162452
半導体装置の製造方法
公報種別：公開公報出願番号：特願平9-086329 出願人：三星電子株式会社

全件表示

前のページに戻る