特許
J-GLOBAL ID：200903057322591583

半導体装置及び半導体装置の製造方法

発明者：
安平 光雄

安平 光雄 について


出願人/特許権者：
株式会社半導体先端テクノロジーズ

株式会社半導体先端テクノロジーズ について


代理人 (3件)： 高田 守 ,  高橋 英樹 ,  大塚 環
公報種別：公開公報
出願番号（国際出願番号）：特願2003-165718
公開番号（公開出願番号）：特開2005-005405
出願日： 2003年06月10日
公開日（公表日）： 2005年01月06日
要約：
【課題】2次欠陥部と、空乏層との接触によるリーク電流を抑えつつ、極浅接合を実現する。【解決手段】基板にマスクパターンを形成し、このマスクパターンをマスクとして、イオンを注入し、非晶質層を形成する。その後、エッチングによりこのマスクパターンの幅を狭める。そして、幅の狭くなったマスクパターンをマスクとして、拡散層を形成するためのイオン注入を行い、拡散層を形成する。これにより、非晶質層と、拡散層との境界付近に形成される2次欠陥部を、拡散層内部に取り込む。【選択図】 図1
請求項（抜粋）：
基板と、 前記基板内に形成された拡散層と、 前記拡散層内に形成された2次欠陥部と、 前記基板内に、前記拡散層の外側を囲むように形成された空乏層と、 前記基板上の、前記拡散層に挟まれた部分に形成されたゲート絶縁膜と、 前記ゲート絶縁膜上に形成されたゲート電極と、 を備えることを特徴とする半導体装置。
IPC (3件)：
H01L21/336 ,  H01L21/265 ,  H01L29/78
FI (3件)：
H01L29/78 301L ,  H01L21/265 604M ,  H01L21/265 F
Fターム (29件)：
5F140AA13 ,  5F140AA24 ,  5F140AA39 ,  5F140AB03 ,  5F140AC01 ,  5F140BA01 ,  5F140BD09 ,  5F140BE07 ,  5F140BF01 ,  5F140BF04 ,  5F140BG08 ,  5F140BG14 ,  5F140BG28 ,  5F140BG37 ,  5F140BG45 ,  5F140BG53 ,  5F140BH14 ,  5F140BH22 ,  5F140BH50 ,  5F140BJ01 ,  5F140BJ07 ,  5F140BJ27 ,  5F140BK02 ,  5F140BK10 ,  5F140BK13 ,  5F140BK20 ,  5F140BK21 ,  5F140CB04 ,  5F140CB08
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM