特許
J-GLOBAL ID：200903057489391608
情報処理装置及び情報処理方法、並びにコンピュータ・プログラム
発明者：
,
出願人/特許権者：
代理人 (3件)：
宮田 正昭
, 山田 英治
, 澤田 俊夫
公報種別：公開公報
出願番号（国際出願番号）：特願2004-045586
公開番号（公開出願番号）：特開2005-235028
出願日： 2004年02月23日
公開日（公表日）： 2005年09月02日
要約：
【課題】 メモリのあるページに対する消去書き込み動作中に電源遮断が発生しても次回起動時に有効なページを破壊することなく復旧する。【解決手段】 管理テーブルを3面で構成する。第1及び第2のページの対を用い、各ページを交互に有効ページ及び無効ページとして用いてデータの保全を図るとともに、有効なページを第3のページへコピーする。ページ更新中に電源遮断が発生しても、次回起動時に、各ページの有効性と安定性を基に電源社団時におけるデータ書き込み動作の段階を判定できる。したがって、適当な修復方法を用い、有効なページを破壊することなく、復旧することができる。【選択図】 図4
請求項（抜粋）：
消去後に書き込み動作を行なうメモリに対するデータ書き込み動作を制御する情報処理装置であって、
前記メモリはデータ領域の配置情報を管理するための第1乃至第3のページで構成される管理テーブルを備え、
前記第1乃至第3のページの状態の組み合わせに応じて有効な配置情報を保持するページを判定する、
ことを特徴とする情報処理装置。
IPC (3件)：
G06F12/16
, G06F1/30
, G06K19/07
G06F12/16 340M
, G06K19/00 N
, G06F1/00 341M
5B011EA06
, 5B011EB01
, 5B011GG16
, 5B011JA04
, 5B018GA04
, 5B018MA24
, 5B018NA06
, 5B018QA05
, 5B018QA15
, 5B035BB09
, 5B035CA11
, 5B035CA12
, 5B035CA23
出願人引用 (9件)
全件表示
審査官引用 (8件)
全件表示
前のページに戻る
