特許
J-GLOBAL ID：200903057527826818

半導体装置の製造方法

発明者：
山村 育弘

山村 育弘 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


公報種別：公開公報
出願番号（国際出願番号）：特願平8-113198
公開番号（公開出願番号）：特開平9-283758
出願日： 1996年04月10日
公開日（公表日）： 1997年10月31日
要約：
【要約】【課題】 トレンチ素子分離領域上にゲート電極が重なることなく、しかも従来の方法に比べてトレンチ素子分離領域の形成に要する工程数が少ない半導体装置の製造方法を提供する。【解決手段】 半導体装置の本製造方法は、半導体装置を製造する過程で、シリコン基板上にトレンチ素子分離領域を形成するに当たり、(1)イオン・インプランテーションによりウエルを形成する工程と、(2)ゲート酸化膜を形成する工程と、(3)ゲート電極を形成する工程と、(4)ソース領域及びドレイン領域を形成する工程と、(5)異方性ドライエッチングにより所定パターンに従ってトレンチ素子分離領域を形成する工程と、及び(6)層間絶縁膜を成膜してトレンチ素子分離領域のトレンチを埋め込む工程とを備えている。工程(1)から工程(4)を順次実施し、次いで工程(5)及び(6)を実施する。
請求項（抜粋）：
半導体装置を製造する過程で、シリコン基板上にトレンチ素子分離領域を形成するに当たり、(1)イオン・インプランテーションによりウエルを形成する工程と、(2)ゲート酸化膜を形成する工程と、(3)ゲート電極を形成する工程と、(4)ソース領域及びドレイン領域を形成する工程と、(5)異方性ドライエッチングにより所定パターンに従ってトレンチ素子分離領域を形成する工程と、及び(6)層間絶縁膜を成膜してトレンチ素子分離領域のトレンチを埋め込む工程とを備え、工程(1)から工程(4)を順次実施し、次いで工程(5)及び(6)を実施することを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 29/78 ,  H01L 21/76 ,  H01L 21/336
FI (3件)：
H01L 29/78 301 R ,  H01L 21/76 L ,  H01L 29/78 301 Y
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM