多段回路の段を制御するための方法及び装置

発明者： , ,
出願人/特許権者：
代理人 (6件)：鈴江武彦 , 河野哲 , 中村誠 , 福原淑弘 , 村松貞男 , 橋本良郎
公報種別：公表公報
出願番号（国際出願番号）：特願2002-540316
公開番号（公開出願番号）：特表2004-529518
出願日： 2001年10月31日
公開日（公表日）： 2004年09月24日
要約：

電力消費を低減させている間に必要な動作レベルを提供すべくΣΔを制御するために使用できる制御機構。ΣΔADCは多重段(即ち、ループまたは区画)によって設計され、多くの段が作動されるので改良された動作特性(例えば、より高いダイナミック・レンジ)を提供する。制御機構は必要な動作特性を提供するため十分な数の段を選択的に作動させ、電力を節約するため残りの段を不作動にする。制御機構は信号路上のΣΔADCと類似のΣΔADCを経由してADC入力信号の一以上の特性(例えば、信号レベル)を測定し、測定された特性を特定の閾レベルと比較し、そして所望の目的が達成されるように段を制御することによってこれを達成する。一つの実施では、制御回路は一以上の検出器段、調整回路、及び信号処理器(シグナル・プロセッサ)を含む。検出器段は入力信号を受信し、検出された信号を供給する。調整回路は検出された信号を受信し、調整された標本を供給する。信号処理器は調整された標本を受信し、ΣΔADC内のゼロ以上のΣΔ段を選択的に不作動にする制御信号を供給する。

請求項（抜粋）：

入力信号を受信し、そしてデータ標本を提供するために構成され、カスケード接続された複数のΣΔ段を含むシグマ-デルタ・アナログ対ディジタル変換器(ΣΔADC)と、 ΣΔADCに接続され、複数のΣΔ段のゼロ以上を選択的に不作動にする制御信号を提供するように構成された制御回路とを含み、制御回路は入力信号を受信し、検出された信号を提供する一以上の検出器段、一以上の検出器段に接続され、検出された信号を受信するために構成され、そして調整された標本を提供する調整回路、及び、調整回路に接続され、調整された標本を受信するために構成され、そして制御信号を提供する信号処理器を含む、データ変換回路。

IPC (1件)：

H03M3/02

FI (1件)：

H03M3/02

Fターム (11件)：

5J064AA00 , 5J064BA03 , 5J064BB07 , 5J064BC06 , 5J064BC08 , 5J064BC11 , 5J064BC13 , 5J064BC15 , 5J064BC16 , 5J064BC19 , 5J064BD02

引用特許：

審査官引用 (4件)

アナログ/デジタルコンバータ
公報種別：公表公報出願番号：特願2000-512290 出願人：クゥアルコム・インコーポレイテッド
シグマ-デルタ変調器および信号をデジタル化する方法
公報種別：公開公報出願番号：特願平11-107618 出願人：モトローラ・インコーポレイテッド
マルチサンプリングシグマデルタアナログ/デジタル変換器
公報種別：公表公報出願番号：特願2002-527057 出願人：クゥアルコム・インコーポレイテッド

全件表示

前のページに戻る