特許
J-GLOBAL ID:200903057692395295

ヘテロ接合バイポーラトランジスタ及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 山本 秀策
公報種別:公開公報
出願番号(国際出願番号):特願平10-037801
公開番号(公開出願番号):特開平11-238739
出願日: 1998年02月19日
公開日(公表日): 1999年08月31日
要約:
【要約】【課題】 ベースメサ段差のバラツキが少なく、歩留まりを向上できるヘテロ接合型バイポーラトランジスタを提供する。【解決手段】 半絶縁性GaAs基板101上に、n+-GaAsサブコレクタ層102、n-GaAsコレクタ層103、p+-GaAsベース層104、n-InGaPからなるエミッタ層105及びキャップ層106を積層形成したヘテロ接合バイポーラトランジスタにおいて、サブコレクタ102とコレクタ層との間に、エッチングストッパ層となる膜厚10nmのSiドープのn-InxGa1-xP層(Inの混晶比x=0.474,Siドーピング濃度:1×1018cm-3)110を挿入する。
請求項(抜粋):
半絶縁性GaAs基板上に、該半絶縁性GaAs基板側より少なくともサブコレクタ層、コレクタ層、べース層及びエミッタ層がこの順に積層形成された構造を有するヘテロ接合バイポーラトランジスタにおいて、該コレクタ層の該サブコレクタ層側の表面又は表面近傍にエッチングストッパ層が形成されているヘテロ接合バイポーラトランジスタ。
IPC (3件):
H01L 21/331 ,  H01L 29/73 ,  H01L 29/205
FI (2件):
H01L 29/72 ,  H01L 29/205
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る